P. 1
Gerbang Logika And

Gerbang Logika And

|Views: 41|Likes:
Published by Abdul Rohman Sayyid

More info:

Published by: Abdul Rohman Sayyid on Mar 13, 2013
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as DOCX, PDF, TXT or read online from Scribd
See more
See less

10/15/2013

pdf

text

original

GERBANG LOGIKA AND, OR DAN NOT

Abdul Rohman Sayyid(1211703002)*, Cut Wulandayu(1211703008), Muhammad Purwanto(1211703022), Muklis Nugraha(1209703025) Asisten : Roni Permana (1210703030) Tanggal Praktikum: 19/02/2013

I. PENDAHULUAN 1.1. Tujuan
a. Mengerti dan memahami gerbang-gerbang logika dasar And, Or, dan Not b. Mengerti dan memahami ekspresi – ekspresi bolean

1.2. Teori Dasar
Percobaan ini dilatarbelakangi oleh sesuatu keinginan untuk mengetahui serta membuktikan hasil pengukuran pada percobaan yang dilakukan dengan persamaan yang telah ditentukan oleh teori sebelumnya, apakah hasil percobaan dengan persamaan memilki perbedaan atau tidak. Di dalam elektronika digital sering digunakan kata logika yang diartikan sebagai suatu proses pengambilan keputusan. Misalnya, apakah suatu lampu peringatan harus menyala atau mati, apakah relay harus terbuka atau tertutup. Logika seperti itu disebut logika biner yang hasilnya menyatakan benar atau salah (0 atau 1). Pada dasarnya dapat dibuat rangkaian logika dengan tiga macam gerbang logika yaitu gerbang AND, gerbang OR, gerbang NOT atau inverter. Gerbang logika merupakan dasar pembentukan system digital. Gerbang adalah suatu rangkaian logika dengan satu keluaran dan satu atau beberapa masukan. Sinyal keluaran hanya terjadi untuk kombinasi sinyal masukan tertentu yaitu berupa tegangan yang mempresentasikan bilangan biner “0”dan “1”. Gerbang OR adalah suatu rangkaian dasar yang menyatakan bahwa keluarannya akan mempunyai logika 1 atau high jika salah satu atau semua masukannya sama dengan 1. Adapun gerbang AND adalah suatu rangkaian logika dimana keluarannya akan bernilai 1

atau high jika semua masukannya diberi logika 1. Dan gerbang NOT disebut juga sebagai pembalik atau inverter, dengan masukan dan keluaran yang tunggal. Gerbang AND Rangkaian AND dinyatakan sebagai Y=A*B, dan output rangkaian Y menjadi “1” hanya ketika kedua input A dan B bernilai “1”, dan output Y menjadi “1” pada nilai A dan B yang lain.

Gerbang OR Rangkaian OR dinyatakan dalam Y = A + B, dan output rangkaian Y menjadi “0” hanya ketika kedua input A dan B bernilai “0”, dan Y menjadi “1” pada nilai A dan B yang lain.

Gerbang NOT Rangkaian NOT juga dikenal sebagai inverter dan dinyatakan sebagai Y = A’. Nilai output Y merupakan negasi dari nilai input A. Jika input A bernilai “1’, maka nilai output Y menjadi “0” demikian sebaliknya.

II. METODE PERCOBAAN 2.1. Alat dan Bahan
Alat dan bahan yang digunakan dalam perconaan ini hanyalah menggunakan logical circuit untuk gerbang logika And, Or, dan Not

2.2. Prosedur Kerja
Dalam percobaan gerbang logika And, Or dan Not hal pertama yang harus kita lakukan yaitu memeriksa alat logical circuit dan memastikan alat masih dapat digunakan dengan

baik, kemudian menghidupkan saklar pada logical circuit dan mengoperasikan alat sesuai dengan teori yang digunakan dalam percobaan ini yaitu teori bolean dengan menggunakan biner. Dimana inputan A bernilai “1” dan B bernilai “0” dan “Y” sebagai outputannya.

III. DATA DAN PENGOLAHAN 3.1. Data
Tabel 3.1.1. Tabel kebenaran untuk gerbang logika And No. 1. 2. 3. 4. Gerbang Logika And AAnd 0 1 0 1 BAnd 1 0 0 1 YAnd

Tabel 3.1.2. Tabel kebenaran untuk gerbang logika Or

No. 1. 2. 3. 4.

Gerbang Logika Or AOr 0 1 0 1 BOr 1 0 0 1 YOr

Tabel 3.1.1. Tabel kebenaran untuk gerbang logika Not

No. 1. 2.

Gerbang Logika Not ANot 1 0 YNot

3.2. Pengolahan Data 3.2.1 Tabel Kebenaran
Tabel 3.2.1. Tabel kebenaran untuk gerbang logika And No. 1. 2. 3. 4. Gerbang Logika And AAnd 0 1 0 1 BAnd 1 0 0 1 YAnd 0 0 0 1

Pada rangkaian gerbang logika And dapat dinyatakan sebagai Y=A*B, dan outputan ditandai dengan huruf Y. Jika pada saat kedua inputan A dan B bernilai “1” atau hight maka outputan yang akan dikeluarkanpun pada Y akan bernilai hight atau “1”

Tabel 3.2.2. Tabel kebenaran untuk gerbang logika Or

No. 1. 2. 3. 4.

Gerbang Logika Or AOr 0 1 0 1 BOr 1 0 0 1 YOr 1 1 0 1

Pada rangkaian gerbang logika Or dapat dinyatakan sebagai Y=A+B, dan outputan ditandai dengan huruf Y. Jika diantara kedua inputan A dan B bernilai “1” atau hight maka outputan yang akan dikeluarkanpun pada Y akan bernilai hight atau “1”. Kecuali kedua inputan bernilai Low atau “0” maka nilai outputanpun akan bernilai Low atau “0” pula. Tabel 3.2.3. Tabel kebenaran untuk gerbang logika Not

No. 1. 2.

Gerbang Logika Not ANot 1 0 YNot 0 1

Pada rangkaian gerbang logika Not dapat dinyatakan sebagai Y=A, nilai output yang ditandai dengan huruf Y merupakan suatu negasi dari inputan A. Dimana pada saat A bernilai “1” atau hight, maka nilai output Y akan menjadi “0” dan begitupun sebaliknya. 3.2.2 Gambar Gambar Gerbang Logika And

Gerbang Logika And (A=0 ; B=0)

Gerbang Logika And (A=0 ; B=1)

Gerbang Logika And (A=1 ; B=0)

Gerbang Logika And (A=1 ; B=1)

Gambar Gerbang Logika Or

Gerbang Logika Or (A=0 ; B=0)

Gerbang Logika And (A=0 ; B=1)

Gerbang Logika Or (A=1 ; B=0)

Gerbang Logika Or (A=1 ; B=1)

Gambar Gerbang Logika Not

Gerbang Logika Not ( A=0)

Gerbang Logika Not ( A=0)

IV. ANALISIS DATA
Dari percobaan yang telah dilakukan kita dapat membandingkan antara suatu teori dengan konsep pada gerbang logika And, Or, dan Not. Bahasa gerbang logika merupakan suatu dasar pembentukan system digital. Dimana gerbang merupakan suatu rangkaian logika dengan satu keluaran dan satu atau beberapa masukan. Sedangkan kata logika sendiri dapat diartikan sebagai suatu proses untuk pengambilan suatu keputusan. Suatu logika yang hanya dapat menyata benar atau salah, ketika benar maka logika akan mengeluarkan nilai hight atau “1” dan ketika suatu logika menyatakan salah maka nilai yang akan dikeluarkan yaitu low atau “0”, logika ini biasa disebut dengan logika biner. Pada saat pengambilan suatu keputusan dalam gerbang logika And, table kebenaran menyatakan bahwa suatu gerbang And memiliki dua atau lebih dari dua sinyal masukan tetapi hanya satu sinyal keluaran. Dalam gerbang And, untuk menghasilkan suatu sinyal keluaran

yang tinggi maka semua sinyal masukan harus bernilai tinggi. Adapun cara kerja dari gerbang logika And adalah jika semua inputnya adalah “1” atau hight, maka outputnya akan bernilai “1”. Akan tetapi jika salah satu nilai inputan bernilai low atau “0” maka outputan yang keluar akan bernilai low atau “0” juga. Adapun contoh dari aplikasi gerbang logika And ini terdapat pada IC 7408. Pada suatu pengambilan keputusan dalam gerbang logika Or, pada dasarnya table kebenaran dalam gerbang logika Or merupakan suatu kebalikan dari table kebenaran gerbang logika And. Dimana pada gerbang logika Or sama – sama memliki dua atau lebih dari dua sinyal inputan, tetapi hanya ada satu sinyal ouputan yang keluar. Adapun cara kerja dari gerbang logika Or adalah jika kedua nilai inputan yang keluar bernilai low atau “0” maka outputan yang akan dikeluarkan akan bernilai low atau “0”. Namun akan tetapi jika salah satu nilai inputan yang keluar bernilai hight atau “1” maka nilai outputan yang akan dikeluarkan akan bernilai hight atau “1” hal ini membuktikan bahwa gerbang logika Or merupakan kebalikan dari gerbang logika And. Adapun aplikasi dari gerbang logika Or terdapat pada IC 7432. Gerbang logika Not terkadang sering disebut juga sebagai pembalik (inverter) yang memiliki fungsi mambalik suatu logika tegangan inputnya pada outputnya. Membalik dalam hal ini adalah mengubah menjadi lawannya, karena dalam logika ini hanya ada dua kondisi yaitu hight atau “1” dan low atau “0”. Adapun cara kerja dari gerbang Not adalah sebagai pembalik, output yang dihasilkan selalu kebalikan dari inputnya. Jika inputan pada gerbang logika Not bernilaikan hight atau “0” maka nilai keluaran dari outputan akan menjadi low atau “0” hal ini karena gerbang logika Not merupakan pembalik (inverter). Adapun aplikasi gerbang logika Not terdapat pada IC 7404. Setelah percobaan yang telah dilakukan dari suatu pengambilan keputusan dengan menggunakan gerbang logika And, Or dan Not dapat dibandingkan dengan teori yang ada dalam percoban ini. Pada rangkaian gerbang logika And, outputan ditandai dengan huruf Y. Jika pada saat kedua inputan A dan B bernilai “1” atau hight maka outputan yang akan dikeluarkanpun pada Y akan bernilai hight atau “1”. Pada rangkaian gerbang logika Or, ketika diantara kedua inputan A dan B bernilai “1” atau hight maka outputan yang akan dikeluarkanpun pada Y akan bernilai hight atau “1”. Kecuali kedua inputan bernilai Low atau “0” maka nilai outputanpun akan bernilai Low atau “0” pula. Pada rangkaian gerbang logika Not, nilai output yang ditandai dengan huruf Y merupakan suatu negasi dari inputan A.

Dimana pada saat A bernilai “1” atau hight, maka nilai output Y akan menjadi “0” atau low dan begitupun sebaliknya. Ketika dibandingkan antara percobaan dan teori ternyata nilai masukan dan outputan sesuai dengan teori bolean.

V. KESIMPULAN
Dari percobaan yang telah dilakukan, telah didapatkan suatu kesimpulan dari percobaan ini yaitu a. Gerbang logika merupakan suatu rangkaian dengan satu atau lebih dari suatu sinyal masukan tetapi hanya menghasilkan satu sinyal berupa tegangan tinggi (1) atau tegangan rendah (0). b. Dalam gerbang logika, ada beberapa gerbang logika dasar, yaitu berupa gerbang logika Or, Not, dan And. c. Pada percobaan ini, suatu table kebenaran dari setiap gerbang logika terbukti dengan teori.

VI. PUSTAKA
1) Anonim, 2012. Gerbang logika. http://ilmukomputer.org/wp-content/uploads/ 2007/10/anjars-gerbang-logika.pdf. Diakses pada 28 April 2012. Makassar 2) Reka, S. Rio, Paramita;Jakarta 3) M. Tenri, 2012. Elektronika Dasar 2. Laboratorium Elektronika Dan Instrumen Jurusan Fisika Fakultas Matematika Dan Ilmu Pengetahuan Alam Universitas Hasanuddin: Makassar 1999, Fisika dan teknologi semikonduktor, PT. Pradnya

You're Reading a Free Preview

Download
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->