P. 1
rangkaian-sekuensial

rangkaian-sekuensial

|Views: 109|Likes:
Published by Kaito Aja

More info:

Published by: Kaito Aja on Oct 10, 2010
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

06/05/2012

pdf

text

original

RANGKAIAN SEKUENSIAL

1

flop Analisa dan Desain Rangkaian Sekuensial flip-flop adalah multivibrator bistabil. 2 . dimana keluarannya adalah suatu tegangan rendah (0) atau tinggi (1).flip . Keluaran ini tetap rendah atau tinggi selama belum ada masukkan yang merubah keadaan tersebut.flip .flip . Keadaan tersebut akan berubah kembali bila ada masukkan pemicu lagi.flop JK . Rangkaian yang bersangkutan harus didrive (dikendalikan) oleh satu masukkan yang disebut pemicu (trigger).flip -flop T.Pembahasan : RS .flop D .

2 input yaitu. 3 . S=Set dan R=Reset. R=1 tidak dibenarkan (tidak boleh diset serentak) karena akan menghasilkan output yang tidak konsisten. Bertindak sebagai 1 bit memori dengan output Q sebagai nilai bit tersebut. S=1.RS Flip-flop mempunyai dua masukan dan dua keluaran. 2 output yaitu Q dan Q .

D.Flip-flop modifikasi dari RS flip-flop dengan tambahan gerbang pembalik pada masukan R sehingga masukan R merupakan komplemen dari masukan S. Tugas : Rancanglah rangkaian D-flip-flop yang terdiri dari gerbang logika dasar! Simulasikan dengan simulator Xilinx dan analisa hasil rancangan dan simulasi yang diperoleh ! 4 . Saat D = 0 keadaan flip-flop reset (Q = 0) sedangkan bila D = 1 maka keadaan flip-flop set (Q = 1).

flip-flop ini tidak memiliki keadaan terlarang seperti yang terdapat pada flip-flop RS.JK Flip-flop Flip-flop ini mempunyai dua masukan dan dua keluaran. Flip-flop JK dapat dibentuk dari kombinasi empat gerbang NAND. di mana salah satu keluarannya (y) berfungsi sebagai komplemen. Tugas : Rancanglah rangkaian JK-flip-flop yang terdiri dari gerbang logika dasar! Simulasikan dengan simulator Xilinx dan analisa hasil rancangan dan 5 simulasi yang diperoleh ! .

dengan menggabungkan kedua masukan J dan K sehinga keluaran (y) akan berubah-ubah sesuai perubahan pada clocknya. Tugas : Rancanglah rangkaian T-flip-flop yang terdiri dari gerbang logika dasar! Simulasikan dengan simulator Xilinx dan analisa hasil rancangan dan simulasi yang diperoleh ! 6 .T-Flip-flop Merupakan modifikasi dari JK flip-flop.

You're Reading a Free Preview

Download
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->