KEGIATAN BELAJAR 4: FLIP-FLOP

a. Tujuan Pemelajaran 1. Mampu mengaplikasikan konsep-konsep sistem digital menjadi rangkaian flip-flop 2. Menjelaskan prinsip kerja macam-macam rangkaian flip-flop dengan benar 3. Menjelaskan fungsi rangkaian flip-flop b. Uraian Materi Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur dengan jam atau pulsa, yaitu sistem-sistem tersebut bekerja secara sinkron dengan deretan pulsa berperiode T yang disebut jam sistem (System Clock atau disingkat menjadi CK). Seperti yang ditunjukkan dalam gambar 1:

4Q 2 7 7 Q7 Q 7 Q7

4Q

W

Gambar1: Keluaran dari pembangkit pulsa yang digunakan sebagai deretan pulsa untuk sinkronisasi suatu sistem digital sekuensial Lebor pulsa tp diandaikan kecil terhadap T Berbeda dengan uraian materi sebelumnya yang bekerja atas dasar gerbang logika dan logika kombinasi, keluarannya pada saat tertentu hanya tergantung pada harga-harga masukan pada saat yang sama. Sistem seperti ini dinamakan tidak memiliki memori. Disamping itu bahwa sistem tersebut menghafal hubungan fungsional antara variabel keluaran dan

Modul ELKA.MR.UM.004.A

56

variabel masukan. Sedangkan fungsi rangkaian flip-flop yang utama adalah sebagai memori (menyimpan informasi) 1 bit atau suatu sel penyimpan 1 bit. Selain itu flip-flop juga dapat digunakan pada Rangkaian Shift Register, rangkaian Counter dan lain sebagainya. Macam - macam Flip-Flop: 1. RS Flip-Flop 2. CRS Flip-Flop 3. D Flip-Flop 4. T Flip-Flop 5. J-K Flip-Flop ad 1.RS Flip-Flop RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1 yang diperlihatkan pada gambar berikut:

6

4

Modul ELKA.MR.UM.004.A

5

4

57

Gambar 2. RS-FF yang disusun dari gerbang NAND Tabel Kebenaran: S 0 0 1 1 1 0 B Q 0 1 1 1 1 1 0 0 1 0 0 1 Q 1 1
n

Q 1 0 0 1 1 1 Q
n

Keterangan Terlarang Set (memasang) Stabil I Reset (melepas) Stabil II Terlarang Kondisi memori (mengingat)

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0. Yang dimaksud dengan kondisi memori yaitu saat S=1 dan R=1, output Q dan Qnot jika Q=1 maka Q not =0. ad 2.CRS Flip-Flop 6 &N 5 Tabel kebenarannya: S 0 0 1 1 R 0 1 0 1 Qn +1 Qn 0 1 terlarang 6 5 6) ) 5 4 4 akan menghasilkan perbedaan yaitu jika Q=0 maka Qnot=1 atau sebaliknya

Keterangan:

Modul ELKA.MR.UM.004.A

58

maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. ad 3. ' &N 6 5 6) ) 5 4 4 Gambar 4.MR.Qn = Sebelum CK Qn +1 = Sesudah CK CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock.004.UM. Bila pulsa clock berlogik 0. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1.D Flip-Flop D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya. maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not. maka D flip-flop akan berada pada keadaan reset atau output Q berlogik 0. D flip-flop Tabel Kebenaran: D 0 1 Qn+1 0 1 Modul ELKA. maka output Q akan berlogik 1 dan bilamana input D berlogik 0.A 59 .

T flip-flop Tabel Kebenaran: T 0 1 0 1 0 1 0 1 Q 0 0 1 1 0 0 1 1 Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RSFF. DFF maupun JKFF.T Flip-Flop 6 &N 5 6) ) 5 4 4 Gambar 5.ad 4.004. frekuensi deviden dan sebagainya.A 60 .MR. TFF mempunyai sebuah terminal input T dan dua buah terminal output Q dan Qnot. Modul ELKA. ad 5. K dan Clock.UM. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J. TFF banyak digunakan pada rangkaian Counter.J-K Flip-Flop JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop. yaitu Master FF dan Slave FF.

) ) 4 4 Gambar 6. Suatu flip-flop IC biasanya dijalankan secara sinkron dengan suatu jam dan disamping itu IC tersebut dapat (atau tidak dapat) memiliki masukan langsung untuk operasi asinkron/tak sinkron. Masukan langsung hanya dapat berharga 0 diantara pulsa jam Modul ELKA. -. &O HDU &N . Rangkuman Telah diuraikan konfigurasi flip-flop RS. masukan J dan K Data dan Clear. Hubungan logika yang berlaku untuk masing-masing flip-flop adalah berbeda. JK FF Tabel Kebenaran: J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1 Qn (strep) Keterangan Mengingat Reset Set Togle c. T (Togle) dan JK sebagai lima jenis flip-flop yang penting.MR.004.UM.Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC).A 61 . CRS. Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output. D (Data).

Bilamana CK=1 kedua masukan asinkron harus dalam keadaan tinggi dan harus tetap bertahan pada keadaanya selama jangka waktu pulsa. Univibrator Astabil Multivibrator Monostabil Multivibrator Bistabil Multivibrator 2. pada tepi pulsa kearah negatif flip-flop togle atau komplementer tidak terdapat secara komersial karena JK FF dapat juga digunakan sebagai T FF dengan menghubungkan langsung masukan J dan K seperti gambar dibawah. Gambarkan sebuah flip-flop RS yang tidak menggunakan dan disusun dari pintu/gerbang NAND! 5. d. Apa arti dari Men-Set flip-flop? e. Flip-flop termasuk golongan/keluarga: a. c. Berikan definisi dari suatu flip-flop! 2.A 62 . Test Formatif I Berilah tanda silang pada jawaban yang paling benar! 1.UM.(Clock) ketika CK=0. b. JK FF D FF Modul ELKA. Tuliskan 2 fungsi dari flip-flop ! 3. keluaran Q tetap sama selama jangka waktu pulsa dan hanya berubah setelah CK berubah dari 1 ke 0. TUGAS 1.MR. d.004. b. Untuk flip-flop majikan budak (Master Slave). Yang bukan merupakan jenis flip-flop yang diatur dengan clock adalah: a. CK=1. Sebutkan jenis-jenis flip-flop yang pengaturnya menggunakan jam (clock)! 4.

Qnot=0 6. Qnot=1 adalah: a. S=0 c. CRS FF RS FF 3. RS FF dari NAND b.c. Qnot=1 d. Qnot=0 b. 7474 c. R=0 . Daerah stabil untuk RS FF yang dibangun dari pintu 5. S=0 . JK FF d. S=1 b. S=1 . R=0 d. Q=0 . R=1 c. R=1 c. Rangkaian penggeser data d. Q=0 . 7400 c.MR. R=0 . S=0 . Q=1 . R=1 .004. S=1 . d. Modul ELKA. Jenis IC yang melaksanakan fungsi NAND adalah: a. Memory b. 7473 d. S=0 . R=0 d. CRS FF a. Rangkaian hitung 9. S=0 .A 63 . R=1 . S=1 . Daerah terlarang untuk CRS flip-flop adalah: 8. Yang disebut dengan Me-Reset sebuah FF yaitu dengan membuat keluaran: a. R=0 b. R=0 b. R=1 4. Pembangkit pulsa clock c. S=1 . Pernyataan berikut merupakan fungsi dari flip-flop. Jenis flip-flop yang tidak mempunyai kondisi terlarang 7. S=0 kecuali: a. R=0 NAND yaitu: a. Daerah terlarang untuk RS FF yang disusun dari pintu NAND yaitu: a. 7402 b.UM. RS FF dari NOR c. Q=1 . S=1 d.

Gambarkan dan buatlah tabel kebenaran dari JK Flip-flop! f. b 9. Gambar CRS FF dan tabel kebenaran 6 &N 5 Tabel kebenaran: S 0 0 1 1 R 0 1 0 1 6 5 6) ) 5 4 4 1. c II.004.MR. 2. 7473 d. Gambarkan dan buatlah tabel kebenaran dari CRS Flipflop! 2. c Qn +1 Qn 0 1 terlarang 2. Uraian 1. Gambar JK FF dan tabel kebenaran Modul ELKA. d 6. b 10.10. 7402 b. 7474 Jawablah pertanyaan berikut dengan tepat. d 3. a 4. c 7. jelas dan benar! 1. b 5. a 8.UM.A 64 . Kunci Jawaban I. a. 7400 II Jenis IC yang melaksanakan fungsi JK FF adalah: c.

Catu daya 5 Volt 6. IC SN 7400 : 2 buah 2. Kabel penghubung secukupnya GAMBAR RANGKAIAN : 2 buah : 2 buah 6 4 5 &O N Modul ELKA.004. Breadboard 7. Multimeter 5. Lembar Kerja Judul 1 : RS FF .&O HDU &N . R : 220 Ω 4. CRS FF dan D FF dengan gerbang-gerbang NAND ALAT DAN BAHAN 1.UM. LED 3.MR.A R-S Flip-flop 5 4 4 6 65 4 . ) ) 4 4 Tabel kebenaran: J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1 Qn (strep) Keterangan Mengingat Reset Set Togle g. -.

Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7. 3. Dan masukan hasil pengamatan ini ke dalam tabel I.UM.C-RS Flip-Flop ' 4 &O N 4 D Flip Flop IC SN 7400 LANGKAH KERJA MERAKIT RS FF 1. Buatlah rangkaian RS FF seperti pada gambar rangkaian diatas. 2.MR. TABEL I Modul ELKA.004.A 66 . Masukkan input logik pada input-input R dan S seperti pada tabel dibawah ini.

Buatlah C-RS FF seperti pada gambar rangkaian diatas.004.A 67 . Modul ELKA.MR. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7. MERAKIT CLOCK 1. Masukanlah input logik pada input R. MERAKIT D FF 1. dan kemudian catat keadaan outputnya dan masukanlah hasilnya ke dalam tabel II berikut: TABEL II R 0 0 1 1 0 0 1 1 INPUT S 0 0 0 0 1 1 1 1 C 0 1 0 1 0 1 0 1 OUTPUT Q Qnot 4.UM. Ulangilah percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja C-RS FF dengan gerbang NAND. 3.INPUT R 0 0 1 1 1 0 4. 2. Ulangi S 0 1 1 0 1 0 percobaan Q OUTPUT Qnot ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian RS FF. Buatlah rangkaian D FF seperti pada gambar rangkaian diatas. S dan Clock seperti pada tabel II.

UM.A 68 . Masukkan input logik pada input D dan Clock. lalu amatilah keadaan outputnya dan catatlah hasilnya ke dalam tabel III. Ulangi INPUT Clock 0 1 0 1 percobaan ini OUTPUT Q Qnot beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian D flip-flop dengan gerbang NAND. IC SN 7473 R : 220 Ω LED : 2 buah : 2 buah Catu Daya 5 Volt Bread Board Kabel Penghubung secukupnya Modul ELKA. 3. 3.2. 2. KESIMPULAN Apakah kesimpulan dari percobaan ini? Judul 2 : JK Flip-Flop dan T Flip-Flop ALAT DAN BAHAN 1. TABEL III D 0 0 1 1 4. 5. 6. 4.004. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7.MR.

3.UM. 2. Lalu amatilah keadaan outputnya dan catat hasilnya pada tabel I. INPUT KA 0 0 1 OUTPUT QA QAnot JA 0 0 0 ClockA 0 1 0 Modul ELKA. &O HDU induk Hamba 7 &/ . 4. . Berikan keadaan logik pada input J. Buatlah rangkaian JK FF seperti pada gambar diatas.MR. K dan Clock. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11.GAMBAR RANGKAIAN &/ .004.A 69 . ò 61 ò 61 JK FF T FF &O HDU Induk hamba LANGKAH KERJA  JK flip-flop Induk Hamba 1. Ulangi percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian JK FF induk hamba.

A 70 . 3. Berikan input logik pada input T. lalu amati dan catat keadaan outputnya pada tabel II berikut ini: TABEL INPUT T (Togle) 0 1 0 1 0 1 0 1 KESIMPULAN Kesimpulan apakah yang diperoleh dan T FF ini? dari percobaan JK FF Q OUTPUT Qnot Modul ELKA. 2.MR.UM. Buatlah rangkaian seperti pada gambar diatas. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11.004.0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 ClockB 0 1 0 1 0 1 0 1 OUTPUT QB QBnot  INPUT JB KB 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 T FF Induk Hamba 1.

A 71 . sebelum informasi itu dibawa ke tempat lain.MR. Menjelaskan prinsip kerja macam-macam register b. Shift Register (register geser) Register penyimpan (Storage Register) digunakan apabila kita hendak menyimpan informasi untuk sementara.004. Menyebutkan macam-macam register dengan benar 3. Ada 2 jenis utama Register yaitu: 1. Storage Register (register penyimpan) 2. Uraian Materi Register adalah sekelompok flip-flop yang dapat dipakai untuk menyimpan dan untuk mengolah informasi dalam bentuk linier. tergantung dari banyaknya flip-flop dalam Modul ELKA. Menggambarkan macam-macam Register 5. Dapat menganalisa dan menggunakan flip-flop dalam rangkaian Register 2.UM. Banyaknya kata/bit yang dapat disimpan.KEGIATAN BELAJAR 5: REGISTER a. Menyebutkan fungsi dan kegiatan Register 4. Tujuan Pemelajaran 1.

kekiri atau kekanan atas perintah denyut lonceng (Clock). Contoh: Register yang mengingat bilangan duaan (biner): 1101 terbaca pada keluaran Q.004. Ada 4 Shift Register yaitu: 1.A 72 . Dalam alat ukur digit.UM. 4 4 4 4 4 4 4 4 ))' ))& ))% ))$ Shift Register adalah suatu register dimana informasi dapat bergeser (digeserkan). SISO (Serial Input Serial Output) Gambar Register SISO yang menggunakan JK FF Q1 Q2 Q3 Q4 Word in (SI) 1 2 3 J C LK K FF1 Q 4 1 2 J C LK K FF2 Q 4 1 2 J C LK K FF3 Q 4 1 2 J C LK K FF4 Q 4 Q 5 3 Q 5 3 Q 5 3 Q 5 Clock Modul ELKA.register. Bila kita hendak menyimpan informasi 4 bit maka kita butuhkan 4 flip-flop. Dalam register geser flip-flop saling dikoneksi.MR. register dipakai untuk mengingat data yang sedang ditampilkan. Satu flip-flop dapat menyimpan satu bit. sehingga isinya dapat digeserkan dari satu flip-flop ke flip-flop yang lain.

A 73 . maka informasi didalam register akan digrser ke kanan selama tebing dari denyut lonceng (Clock).Prinsip kerja: Informasi/data dimasukan melalui word in dan akan dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0.MR. Tabel Kebenaran (Misal masuknya 1101) Clock ke 0 1 2 3 4 Word in 0 1 0 1 1 Q1 0 1 0 1 1 Q2 0 0 1 0 1 Q3 0 0 0 1 0 Q4 0 0 0 0 1 Register geser SISO ada dua macam yaitu: a) Shift Right Register (SRR)/Register geser kanan b) Shift Left Register (SLR)/Register geser kiri c) Shift Control Register dapat berfungsi sebagai SSR maupun SLR Rangkaian Shift control adalah sebagi berikut: Geser Kanan Out Geser Kiri Rangkaian ini untuk mengaktifkan geser kanan/kiri yang ditentukan oleh SC. maka akan mengaktifkan SLR. Karena jalan keluarnya flip-flop satu dihubungkan kepada jalan masuk flip-flop berikutnya. Gambar Modul ELKA. Jika SC=1.004. Jika SC=0.UM. maka akan mengaktifkan SRR.

TABEL KEBENARAN (jika input 1101) Clock ke 0 1 2 3 4 Input 0 1 1 0 1 Q1 0 1 1 0 1 Q2 0 0 1 1 0 Q3 0 0 0 1 1 Q4 0 0 0 0 1 Modul ELKA. Keluaran NAND diumpamakan ke input DFF1 dan setelah denyut lonceng berlaku (saat tebing depan). Dan output Q1 terhubung langsung keoutput DFF2 berikutnya sehingga dengan proses ini terjadi pergeseran ke kanan.MR.UM.rangkaian selengkapnya adalah sebagai berikut: Serial out 1 2 D C LK D FF1 Q 3 1 2 D C LK D FF2 Q 3 1 2 D C LK D FF3 Q 3 1 2 D C LK D FF4 Q 3 Serial out Clock Serial in SRR SC Serial in SLR Keterangan: Jika SC=0. maka informasi diteruskan ke output Q1.A 74 .maka input geser kanan akan aktif.004.

Register Geser SIPO Adalah register geser dengan masukan data secara serial dan keluaran data secara parelel. maka akan mengaktifkan input geser kiri. keluaran DFF3 dimasukan ke D-FF berikutnya.Informasi digit digeser kekanan setiap ada perubahan pulsa clock tebing atas.A 75 . Gambar rangkaiannya adalah sebagai berikut: (SIPO menggunakan D-FF) Modul ELKA.004. Input 0 1 1 0 1 geser kiri Q1 0 0 0 0 1 Q2 0 0 0 1 1 Q3 0 0 1 1 0 Q4 0 1 1 0 1 operasi berfungsi sebagai aritmatika yaitu sebagai pengali dua untuk tiap-tiap 2. sehingga dengan demikian terjadi pergeseran informasi bit ke arah kiri. Jika SC = 1 . Output NAND masuk ke input D-FF4 dan setelah diberi pulsa clock informasi dikeluarkan melalui Q4 dan keluaran Q4 dihubungkan ke input D-FF3. Geser kanan berfungsi sebagai operasi aritmatika yaitu pembagi dua untuk tiap-tiap flip-flop. TABEL KEBENARAN (jika input 1101) Clock ke 0 1 2 3 4 Register flip-flop.UM.MR.

Bila dijalan masuk Read Out diberi logik 0.004.Data load 1 2 D C LK D FF1 Q 3 1 2 D C LK D FF2 Q 3 1 2 D C LK D FF3 Q 3 1 2 D C LK D FF4 Q 3 Clock Read Out A B C D Cara kerja: Masukan-masukan data secara deret akan dikeluarkan oleh D-FF setelah masukan denyut lonceng dari 0 ke 1. Keluaran data/informasi serial akan dapat dibaca secara paralel setelah diberikan satu komando (Read Out). maka pintu-pintu AND menghubung langsungkan sinyal-sinyal yang ada di Q masing-masing flip-flop.A 76 . maka semua keluaran AND adalah 0 dan bila Read Out diberi logik 1.UM. Contoh: Bila masukan data 1101 TABEL KEBENARANNYA: Read Out 0 0 0 0 0 1 Clock 0 1 2 3 4 Input 0 1 1 0 1 Q1 Q4 0 1 1 0 1 1 Q2 0 0 1 1 0 0 0 0 0 1 1 1 Q3 A D 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 B 0 0 0 0 0 0 C 0 0 0 0 0 1 Modul ELKA.MR.

Contoh: TABEL KEBENARAN: Clock 0 1 2 3 D1 D4 1 1 1 0 D2 1 1 0 0 0 0 0 0 D3 QD QA 1 0 1 1 1 1 1 0 QC 0 1 0 0 0 0 0 0 QB 0 1 1 1 4. Gambar rangkaian register PISO menggunakan D-FF adalah sebagai berikut: Modul ELKA. Setelah itu data dimasukkan secara paralel pada input D-FF dan data akan diloloskan keluar secara paralel setelah flip-flop mendapat pulsa clock dari 0 ke 1.3.004.A 77 . Register geser PISO Adalah register geser dengan masukan data secara paralel dan dikeluarkan secara deret/serial. Register Geser PIPO Adalah register geser dengan adalah masukan sebagai data berikut: secara (PIPO jajar/paralel dan keluaran jajar/paralel.MR. Gambara rangkaiannya menggunakan D-FF) QD D FF2 D C LK Q D FF2 D C LK Q QC D FF2 D C LK Q QB D FF2 D C LK Q QA 1 2 3 1 2 3 1 2 3 1 2 3 Reset Clock D3 R R R R D2 D1 D0 Cara kerja: Sebelum dimasuki data rangkaian direset dulu agar keluaran Q semuanya 0.UM.

 Jika Data Load = 1. maka semua pintu NAND mengeluarkan 1.004. maka semua input paralel akan dilewatkan oleh NAND. Misal jalan masuk A=1.UM. Semua jalan masuk clock dihubungkan jajar. C. B. sehingga jalan masuk set dan rerset semuanya 1 berarti bahwa jalan masuk set dan reset tidak berpengaruh. Data-data yang ada di A.MR. Cara Kerja:  Mula-mula jalan masuk Data Load = 0. maka pintu NAND 1 mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Dengan demikian flip-flop diset sehingga menjadi Q=1. Modul ELKA. maka mereka juga mengoper informasi pada saat Data Load diberi logik 1.A B C D Data load D FF2 1 2 D C LK Q 3 1 2 D D FF2 Q 3 1 2 D D FF2 Q 3 1 2 D D FF2 Q 3 Serial Out C LK C LK C LK R Clock R R R Rangkaian diatas merupakan register geser dengan panjang kata 4 bit. D dimasukkan ke flip-flop secara serempak. apabila dijalan masuk Data Load diberi logik 1.A 78 . Karena flip-flop yang lainpun dihubungkan dengan cara yang sama.

Setelah informasi berada didalam register. denyut-demi denyut keluar deret/seri.004. berfungsi sebagai register geser SISO Input Control = 1. Data Load diberi logik 0.UM. Informasi akan dapat dikeluarkan dari register dengan cara memasukkan denyut lonceng. berfungsi sebagai register geser PIPO Data 0 1 0 1 IC 1 1 0 0 Preset 1 0 1 1 Reset 0 1 1 1 Rangkaian kontrol diatas dapat disimbolkan sbb: Preset 4 Data Paralel 1 2 5 Reset 3 Input Control Rangkaian selengkapnya adalah sbb: Modul ELKA. Ada juga register yang dapat digunakan sebagai Shift register SISO maupun PIPO dengan bantuan suatu control sbb: Preset Data jajar Reset Input Control (IC) Input Control = 0. Untuk keperluan ini jalan masuk D dihubungkan kepada keluaran Q.A 79 .MR.

tetapi output dipengaruhi oleh data paralel (D0. maka input yang dimasukan ke D0. QD tetapi yang mempengaruhinya adalah data yang dimasukkan ke input D-FF secara serial. QB. maka pada kondisi ini rangkaian akan bekerja sebagai registeer geser Modul ELKA. Jika IC=1. D2. D3).UM. QC.MR.A 80 . maka pada kondisi ini rangkaian akan bekerja senagai register geser SISO. D3 tidak mempengaruhi keadaan output QA.004. D2. D1. D1. maka input yang dimasukkan ke gate D seri tidak akan mempengaruhi output.QD QC QB QA Data Seri D C P Q R D C P Q R D C P Q R D C P Q R Clock D C P Q R D C P Q R D C P Q R D C P Q R IC D3 D2 D1 D0 Catatan: Jika IC=0. Input dimasukkan secara serempak dan keluaran ditunjukkan secara serempak begitu pulsa clock berguling dari 1 ke 0.

Register SIPO yaitu merupakan register yang masukan datanya secara seri dan keluar secara paralel. setelah clear diberi logik 1. Untuk memungkinkan pembacaan data yang berurutan. Masing-masing flip-flop banyak menggunakan JK-FF dan D-FF. Susunan ini dinamakan Register.MR. Q2. maka keluaran dari flip-flop yang satu dihubungkan dengan masukan dari flip-flop berikutnya. c. Suatu penerapan untuk operasioperasi ini adalah dalam perkalian dan pembagian oleh angka kelipatan 2 2. Macam-macam register yang digunakan adalah berdasarkan fungsinya yaitu meliputi: 1.UM.A 81 . Perhatikan pada uraian materi diatas bahwa tahapan yang harus menyimpan bit paling berarti adalah MSB (Most Significant Bit). Beberapa jenis register yang banyak dipasaran dilengkapi dengan gerbanggerbang yang memungkinkan pemindahan data dari kanan ke kiri atau sebaliknya. data dimasukan misalnya 1101 maka data yang tak berarti akan tersimpan pada FF4 = 1. Flip-flop yang telah dijelaskan diatas dapat dikosongkan isinya dengan memberi bit 0 pada Clear sehingga semua keluaran Q1.PIPO. Rangkuman Karena suatu unit biner adalah memori 1 bit maka susunan n buah flip-flop dapat menyimpan kata n bit. Register SISO yaitu merupakan register yang masukan datanya seri dan keluar secara seri. berturut-turut menuju ke kiri Modul ELKA. clock diberikan.004. Konfigurasi seperti ini yang disebut dengan register geser. Penerapan Register ini yaitu untuk Register geser kanan. Bit paling tidak berarti adalah LSB (List Significant Bit) yang berada pada bit disebelah paling kanan. Q3 dan Q4 = 0. geser kiri.

Salah satu penerapan yang penting dari register adalah penggunaanya sebagai pembangkit barisan biner. Apa yang dimaksud dengan register? Ada berapa jenis register. 2. sebutkan! Modul ELKA. Register PISO yaitu merupakan register yang masukan datanya secara paralel dan keluarannya secara seri. Sistem ini juga disebut pembangkit kata. d. FF4 dan data yang dimasukkan adalah 1101 maka data yang tersimpan itu selanjutnya dapat dibaca secara serial pada FF yang paling kanan dengan menggunakan 4 pulsa clock.MR. Tugas 1. FF2. Jadi suatu deretan pulsa masuk akan muncul pada keluaran suatu register n tahapan dengan penundaan waktu selama ∆=(n-1)T Disamping itu register geser juga dapat digunakan sebagai Ring Counter (pencacah sim vol).A 82 . FF2 = logik 1 dan FF1=logik 1 3. Sistem ini merupakan suatu konverter paralel ke serial. karena setiap pulsa penggeser memajukan saklar itu sejauh satu langkah. Suatu register geser juga dapat dipakai untuk menimbulkan penundaan waktu ∆ dalam suatu sistem. Jadi suatu pencacah sim vol mempunyai fungsi serupa dengan sebuah saklar Steping (Stepping Switch). 4. Dalam kasus yang dijelaskan diatas flip-flop yang dipasang adalah FF1. kode atau huruf.(data yang paling berarti) FF3 akan tersimpan logik 0.004.UM. Dan masing-masing flip-flop hanya digunakan sebagai suatu memori. Register PIPO yaitu data dimasukkan seperti dijelaskan diatas secara paralel dan kemudian akan digeserkan secara paralel pada keluarannya. FF3.

3. Tes Formatif 1. input Read Out diberi logik 1? e. Kunci Jawaban 1. Gambarkan rangkaian register SISO 4 bit menggunakan JK FF dan D FF serta jelaskan cara kerja masing-masing! 4. 2. Memmory (menyimpan data) b. Gambarkan rangkaian register geser SRR dan SLR Kenapa dalam register SIPO dalam membaca keluaran menggunakan Shift Control! paralel. Gambarkan SIPO Shift Register tersebut diatas secara blok diagram? f. 5.UM.3.MR. dimana Q8 merupakan LSB! Clock 0 1 2 3 4 5 6 7 8 Data input 0 1 1 1 1 1 1 1 1 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 0 0 0 0 0 0 0 0 4. Lima fungsi dari Register yaitu untuk: a.A 83 .004. Sebutkan 5 fungsi dari Register? Apakah fungsi Clear pada Register? Lengkapilah tabel kebenaran berikut ini jika Shift Register tersebut mempunyai output 8 bit secara SIPO. Penggeser data dari input seri ke output paralel Modul ELKA.

Saluran penunda digital 2. IC SN 7473 (dual JK FF with clear) 2. Fungsi clear pada register untuk membersihkan data yang ada pada flip-flop (membersihkan memory) supaya sebelum data dimasukan output flip-flop semua dalam kondisi 0. IC SN 7474 (dual DFF with Preset dan Clear) Modul ELKA.A 84 . Lemb ar Kerja Judul : Register BAHAN Clear KERJA 2 buah 1 buah 2 buah 1.UM.MR. IC SN 7400 (quadraple Z inputs NAND gate) 3. 3.004. Data input 0 1 1 1 1 1 1 1 1 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 Blok diagram SIPO untuk tabel diatas Q1 MSB 11111111 Serial Input Q2 Q3 Q4 Q5 Clk Q6 Q7 Q8 LSB g. Penggeser data kekanan (SRR) dan kekiri (SLR) d.c. Pembangkit barisan biner (sequence generator) e. Tabel Kebenaran Clock 0 1 2 3 4 5 6 7 8 4.

Menyiapkan alat dan bahan yang diperlukan. 4. Bila telah selesai melakukan percobaan mematikan catu daya. Membuat rangkaian seperti pada gambar percobaan.MR. 4. Bila dalam merangkai telah baik dan benar. Memberikan keadaan logik seperti pada tabel. Rangkaian Clock ALAT KERJA 1. terlebih dahulu sebelum melakukan percobaan. kepada instruktur bila mengalami kesulitan. 3. Menyalakan catu daya. 2. PETUNJUK UMUM 1. 6. 2.A 85 . IC SN 7495 (4 bit SRR or SLR) 5. Melakukan percobaan sampai 2 atau 3 kali.4. Meneliti Selalu Modul ELKA. 3. Indikator (LED) 7. 8. Papan percobaan Kabel penghubung Catu daya + 5 volt DC Multimeter 1 buah 1 buah 8 buah KESELAMATAN KERJA 1. 7.004. berhati-hati dalam membuat rangkaian. 2.UM. IC SN 74164 (8 bit SIPO Shift Register) 6. Memperhatikan dan mencatat hasilnya (outputnya). laporkan kepada instruktur. 5. Menggunaka Menanyakan n catu daya yang sesuai untuk setiap percobaan. 3. 4.

Rangkaian gambar berikut: Q1 Q2 Q3 Q4 Membersihk Word in (SI) 1 2 3 J C LK K FF1 Q 4 1 2 J C LK K FF2 Q 4 1 2 J C LK K FF3 Q 4 1 2 J C LK K FF4 Q 4 Q 5 3 Q 5 3 Q 5 3 Q 5 Clock Clear Bit-bit dimasukkan ke Word in (masukkan kata). 10. LANGKAH KERJA 1. Percobaan I (SRR menggunakan JK FF). Masukkan data dengan memberikan pulsa clock sesuai tabel berikut: Word in 0 1 1 0 1 Clock QA QB QC QD 2. Percobaan II (SRR menggunakan D FF) Buatlah rangkaian berikut: Modul ELKA. Mengembalikan alat dan bahan ke tempat semula.UM.MR. FF direset terlebih dahulu dengan cara memberikan logik 0 ke pin Clear.004.9.A 86 . an ruangan tempat percobaan. Sebelum pulsa clock diberikan.

resetlah terlebih dahulu.004. Sebelum pulsa clock diberikan. Sebelum pulsa clock dimasukkan. D3.A 87 . D1.UM.MR.Q1 Q2 Q3 Q4 Word in (SI) 1 2 3 J C LK K FF1 Q 4 1 2 J C LK K FF2 Q 4 1 2 J C LK K FF3 Q 4 1 2 J C LK K FF4 Q 4 Q 5 3 Q 5 3 Q 5 3 Q 5 Clock Clear Bit-bit dimasukkan ke input D FF-I. Masukkan data dan catat outputnya dalam tabel berikut: Clock PARALEL IN PARALEL OUT Modul ELKA. FF direset terlebih dahulu. Clock QA Output QB QC QD Percobaan III (Register PIPO menggunakan D FF) Buat rangkaian berikut: QD D FF2 1 2 D C LK Q 3 1 2 D C LK D FF2 Q 3 1 2 D C LK QC D FF2 Q 3 QB D FF2 1 2 D C LK Q 3 QA Reset Clock D3 R R R R D2 D1 D0 Bit-bit dimasukkan pada input D0. D2. Berikan data input dan catat outputnya dalam tabel berikut: Input 0 1 1 0 1 3.

D0 0 0 1 1 D1 0 1 1 0 D2 0 0 0 0 D3 1 1 1 1 Q A Q B Q C QD 4.A 88 .004. pulsa clock diberikan pada terminal clock 2.MR. Bit-bit dimasukkan melalui input D. Masukkan data dan catat outputnya dalam tabel berikut: Modul ELKA. Percobaan IV (SRR menggunakan IC SN 7495) Buatlah rangkaian berikut: M o d e C o n tr o l S e r ia l In C lo c k 6 1 9 MOD E S E R C LK 1 QA QB QC QD 7495 13 12 11 10 Terminal mode control diberikan kondisi “0”. Clock 1 QA Output QB QC QD Percobaan V (SLR menggunakan IC SN 7495) Buatlah rangkaian berikut: M o d e C o n tr o l C lo c k 2 6 8 2 3 4 5 Terminal MOD E C LK 2 A QA B QB C QC D QD 7495 mode 13 12 11 10 control diberikan kondisi S e r ia l In “1”. Bit-bit dimasukkan ke terminal serial input.UM. Masukkan data dan catat outputnya dalam tabel berikut: Serial In 1 1 0 1 5.

004. Masukkan data dan catat outputnya dalam tabel berikut: Inpu t 0 1 0 0 0 0 0 0 0 Clock 0 QA 0 QB 0 9 QC 0 QD 0 QE 0 QF 0 QG 0 QH 0 Simpulkan dari masing-masing percobaan! Modul ELKA. Sebelum data dimasukkan resetlah terlebih dahulu.MR.UM. Clock 2 QA QB QC QD Percobaan VI (SRR menggunakan IC SN 74164) Buatlah rangkaian berikut: U 15 1 2 8 QA QB A QC QD B QE QF C LK Q G QH CLR 3 4 5 6 10 11 12 13 S e r ia l In C lo c k Bit-bit dimasukkan melalui terminal input 74164 R eset 1 atau 2.Input D 1 1 0 1 6. Clock dimasukkan melalui pin 8 dan reset melalui pin 9.A 89 .