KEGIATAN BELAJAR 4: FLIP-FLOP

a. Tujuan Pemelajaran 1. Mampu mengaplikasikan konsep-konsep sistem digital menjadi rangkaian flip-flop 2. Menjelaskan prinsip kerja macam-macam rangkaian flip-flop dengan benar 3. Menjelaskan fungsi rangkaian flip-flop b. Uraian Materi Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur dengan jam atau pulsa, yaitu sistem-sistem tersebut bekerja secara sinkron dengan deretan pulsa berperiode T yang disebut jam sistem (System Clock atau disingkat menjadi CK). Seperti yang ditunjukkan dalam gambar 1:

4Q 2 7 7 Q7 Q 7 Q7

4Q

W

Gambar1: Keluaran dari pembangkit pulsa yang digunakan sebagai deretan pulsa untuk sinkronisasi suatu sistem digital sekuensial Lebor pulsa tp diandaikan kecil terhadap T Berbeda dengan uraian materi sebelumnya yang bekerja atas dasar gerbang logika dan logika kombinasi, keluarannya pada saat tertentu hanya tergantung pada harga-harga masukan pada saat yang sama. Sistem seperti ini dinamakan tidak memiliki memori. Disamping itu bahwa sistem tersebut menghafal hubungan fungsional antara variabel keluaran dan

Modul ELKA.MR.UM.004.A

56

variabel masukan. Sedangkan fungsi rangkaian flip-flop yang utama adalah sebagai memori (menyimpan informasi) 1 bit atau suatu sel penyimpan 1 bit. Selain itu flip-flop juga dapat digunakan pada Rangkaian Shift Register, rangkaian Counter dan lain sebagainya. Macam - macam Flip-Flop: 1. RS Flip-Flop 2. CRS Flip-Flop 3. D Flip-Flop 4. T Flip-Flop 5. J-K Flip-Flop ad 1.RS Flip-Flop RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1 yang diperlihatkan pada gambar berikut:

6

4

Modul ELKA.MR.UM.004.A

5

4

57

Gambar 2. RS-FF yang disusun dari gerbang NAND Tabel Kebenaran: S 0 0 1 1 1 0 B Q 0 1 1 1 1 1 0 0 1 0 0 1 Q 1 1
n

Q 1 0 0 1 1 1 Q
n

Keterangan Terlarang Set (memasang) Stabil I Reset (melepas) Stabil II Terlarang Kondisi memori (mengingat)

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0. Yang dimaksud dengan kondisi memori yaitu saat S=1 dan R=1, output Q dan Qnot jika Q=1 maka Q not =0. ad 2.CRS Flip-Flop 6 &N 5 Tabel kebenarannya: S 0 0 1 1 R 0 1 0 1 Qn +1 Qn 0 1 terlarang 6 5 6) ) 5 4 4 akan menghasilkan perbedaan yaitu jika Q=0 maka Qnot=1 atau sebaliknya

Keterangan:

Modul ELKA.MR.UM.004.A

58

MR. D flip-flop Tabel Kebenaran: D 0 1 Qn+1 0 1 Modul ELKA. Bila pulsa clock berlogik 0. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1. maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Akan tetapi apabila pulsa clock berlogik 1. maka D flip-flop akan berada pada keadaan reset atau output Q berlogik 0.UM. ' &N 6 5 6) ) 5 4 4 Gambar 4. maka output Q akan berlogik 1 dan bilamana input D berlogik 0.A 59 .004.Qn = Sebelum CK Qn +1 = Sesudah CK CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. ad 3. maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.D Flip-Flop D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya.

ad 5. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J. TFF mempunyai sebuah terminal input T dan dua buah terminal output Q dan Qnot.ad 4. TFF banyak digunakan pada rangkaian Counter.MR. T flip-flop Tabel Kebenaran: T 0 1 0 1 0 1 0 1 Q 0 0 1 1 0 0 1 1 Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RSFF.UM. K dan Clock. yaitu Master FF dan Slave FF.T Flip-Flop 6 &N 5 6) ) 5 4 4 Gambar 5.A 60 . DFF maupun JKFF.004.J-K Flip-Flop JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop. frekuensi deviden dan sebagainya. Modul ELKA.

UM. Masukan langsung hanya dapat berharga 0 diantara pulsa jam Modul ELKA.004. D (Data). JK FF Tabel Kebenaran: J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1 Qn (strep) Keterangan Mengingat Reset Set Togle c. Suatu flip-flop IC biasanya dijalankan secara sinkron dengan suatu jam dan disamping itu IC tersebut dapat (atau tidak dapat) memiliki masukan langsung untuk operasi asinkron/tak sinkron.Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Hubungan logika yang berlaku untuk masing-masing flip-flop adalah berbeda.A 61 . T (Togle) dan JK sebagai lima jenis flip-flop yang penting. &O HDU &N . Rangkuman Telah diuraikan konfigurasi flip-flop RS. -. masukan J dan K Data dan Clear. Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output. CRS. ) ) 4 4 Gambar 6.MR.

Univibrator Astabil Multivibrator Monostabil Multivibrator Bistabil Multivibrator 2. Gambarkan sebuah flip-flop RS yang tidak menggunakan dan disusun dari pintu/gerbang NAND! 5. c. Apa arti dari Men-Set flip-flop? e.(Clock) ketika CK=0. d. b. Yang bukan merupakan jenis flip-flop yang diatur dengan clock adalah: a. Berikan definisi dari suatu flip-flop! 2. Test Formatif I Berilah tanda silang pada jawaban yang paling benar! 1. Tuliskan 2 fungsi dari flip-flop ! 3. JK FF D FF Modul ELKA. TUGAS 1. pada tepi pulsa kearah negatif flip-flop togle atau komplementer tidak terdapat secara komersial karena JK FF dapat juga digunakan sebagai T FF dengan menghubungkan langsung masukan J dan K seperti gambar dibawah. b.004.MR. d. Sebutkan jenis-jenis flip-flop yang pengaturnya menggunakan jam (clock)! 4. Untuk flip-flop majikan budak (Master Slave). Flip-flop termasuk golongan/keluarga: a.A 62 . Bilamana CK=1 kedua masukan asinkron harus dalam keadaan tinggi dan harus tetap bertahan pada keadaanya selama jangka waktu pulsa.UM. CK=1. keluaran Q tetap sama selama jangka waktu pulsa dan hanya berubah setelah CK berubah dari 1 ke 0.

Jenis flip-flop yang tidak mempunyai kondisi terlarang 7. Qnot=1 d. R=0 . R=1 c. 7402 b. R=1 4. Memory b. R=0 NAND yaitu: a. R=1 . Daerah stabil untuk RS FF yang dibangun dari pintu 5.004. R=1 . Qnot=0 6. R=1 c.A 63 . Q=1 . Q=0 . S=0 c. Modul ELKA. Rangkaian hitung 9. S=0 . S=0 . Qnot=0 b.MR.UM. S=1 . S=1 d. Pembangkit pulsa clock c. Qnot=1 adalah: a. S=0 . 7473 d. 7474 c. CRS FF RS FF 3. S=1 . R=0 . S=0 kecuali: a. Q=0 . CRS FF a. R=0 b.c. R=0 d. R=0 d. Yang disebut dengan Me-Reset sebuah FF yaitu dengan membuat keluaran: a. JK FF d. S=1 . RS FF dari NAND b. R=0 b. S=1 b. S=1 . Rangkaian penggeser data d. S=0 . 7400 c. Daerah terlarang untuk CRS flip-flop adalah: 8. RS FF dari NOR c. d. Q=1 . Daerah terlarang untuk RS FF yang disusun dari pintu NAND yaitu: a. Jenis IC yang melaksanakan fungsi NAND adalah: a. Pernyataan berikut merupakan fungsi dari flip-flop.

7402 b. a. a 4. Kunci Jawaban I.10. c II.MR. d 3. b 10. c 7. d 6. Gambarkan dan buatlah tabel kebenaran dari JK Flip-flop! f. b 5.004. Uraian 1. 2. 7473 d. jelas dan benar! 1. 7400 II Jenis IC yang melaksanakan fungsi JK FF adalah: c. Gambar CRS FF dan tabel kebenaran 6 &N 5 Tabel kebenaran: S 0 0 1 1 R 0 1 0 1 6 5 6) ) 5 4 4 1.A 64 .UM. b 9. 7474 Jawablah pertanyaan berikut dengan tepat. Gambarkan dan buatlah tabel kebenaran dari CRS Flipflop! 2. c Qn +1 Qn 0 1 terlarang 2. a 8. Gambar JK FF dan tabel kebenaran Modul ELKA.

Lembar Kerja Judul 1 : RS FF .004.MR. LED 3. Kabel penghubung secukupnya GAMBAR RANGKAIAN : 2 buah : 2 buah 6 4 5 &O N Modul ELKA. -. Catu daya 5 Volt 6. CRS FF dan D FF dengan gerbang-gerbang NAND ALAT DAN BAHAN 1.&O HDU &N . Multimeter 5.UM. ) ) 4 4 Tabel kebenaran: J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1 Qn (strep) Keterangan Mengingat Reset Set Togle g.A R-S Flip-flop 5 4 4 6 65 4 . R : 220 Ω 4. Breadboard 7. IC SN 7400 : 2 buah 2.

3. Buatlah rangkaian RS FF seperti pada gambar rangkaian diatas.C-RS Flip-Flop ' 4 &O N 4 D Flip Flop IC SN 7400 LANGKAH KERJA MERAKIT RS FF 1. 2. Masukkan input logik pada input-input R dan S seperti pada tabel dibawah ini. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7. Dan masukan hasil pengamatan ini ke dalam tabel I.A 66 .UM.MR. TABEL I Modul ELKA.004.

3. Masukanlah input logik pada input R. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7.MR. Modul ELKA. S dan Clock seperti pada tabel II. 2. Buatlah C-RS FF seperti pada gambar rangkaian diatas. Buatlah rangkaian D FF seperti pada gambar rangkaian diatas. Ulangi S 0 1 1 0 1 0 percobaan Q OUTPUT Qnot ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian RS FF. MERAKIT CLOCK 1.A 67 .INPUT R 0 0 1 1 1 0 4. Ulangilah percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja C-RS FF dengan gerbang NAND. MERAKIT D FF 1.004.UM. dan kemudian catat keadaan outputnya dan masukanlah hasilnya ke dalam tabel II berikut: TABEL II R 0 0 1 1 0 0 1 1 INPUT S 0 0 0 0 1 1 1 1 C 0 1 0 1 0 1 0 1 OUTPUT Q Qnot 4.

TABEL III D 0 0 1 1 4. 4.MR. 5. 2. 3. Masukkanlah tegangan +5V pada kaki 14 dan ground pada kaki 7. KESIMPULAN Apakah kesimpulan dari percobaan ini? Judul 2 : JK Flip-Flop dan T Flip-Flop ALAT DAN BAHAN 1.A 68 . 6.UM. 3. Masukkan input logik pada input D dan Clock. lalu amatilah keadaan outputnya dan catatlah hasilnya ke dalam tabel III. Ulangi INPUT Clock 0 1 0 1 percobaan ini OUTPUT Q Qnot beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian D flip-flop dengan gerbang NAND.004. IC SN 7473 R : 220 Ω LED : 2 buah : 2 buah Catu Daya 5 Volt Bread Board Kabel Penghubung secukupnya Modul ELKA.2.

UM. K dan Clock. 3.GAMBAR RANGKAIAN &/ . INPUT KA 0 0 1 OUTPUT QA QAnot JA 0 0 0 ClockA 0 1 0 Modul ELKA. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11. .MR. 4.004.A 69 . 2. Lalu amatilah keadaan outputnya dan catat hasilnya pada tabel I. Berikan keadaan logik pada input J. Ulangi percobaan ini beberapa kali sampai dapat memahami sifat dan cara kerja rangkaian JK FF induk hamba. Buatlah rangkaian JK FF seperti pada gambar diatas. &O HDU induk Hamba 7 &/ . ò 61 ò 61 JK FF T FF &O HDU Induk hamba LANGKAH KERJA  JK flip-flop Induk Hamba 1.

0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 ClockB 0 1 0 1 0 1 0 1 OUTPUT QB QBnot  INPUT JB KB 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 T FF Induk Hamba 1.004. Masukan tegangan +5 V pada kaki 4 dan ground pada kaki 11. 2. lalu amati dan catat keadaan outputnya pada tabel II berikut ini: TABEL INPUT T (Togle) 0 1 0 1 0 1 0 1 KESIMPULAN Kesimpulan apakah yang diperoleh dan T FF ini? dari percobaan JK FF Q OUTPUT Qnot Modul ELKA. Buatlah rangkaian seperti pada gambar diatas. Berikan input logik pada input T.A 70 .UM. 3.MR.

MR. Ada 2 jenis utama Register yaitu: 1.UM.A 71 . Dapat menganalisa dan menggunakan flip-flop dalam rangkaian Register 2. Menjelaskan prinsip kerja macam-macam register b. Tujuan Pemelajaran 1. Banyaknya kata/bit yang dapat disimpan. Menggambarkan macam-macam Register 5. Menyebutkan fungsi dan kegiatan Register 4. Uraian Materi Register adalah sekelompok flip-flop yang dapat dipakai untuk menyimpan dan untuk mengolah informasi dalam bentuk linier. sebelum informasi itu dibawa ke tempat lain. Shift Register (register geser) Register penyimpan (Storage Register) digunakan apabila kita hendak menyimpan informasi untuk sementara.004. tergantung dari banyaknya flip-flop dalam Modul ELKA. Storage Register (register penyimpan) 2. Menyebutkan macam-macam register dengan benar 3.KEGIATAN BELAJAR 5: REGISTER a.

Ada 4 Shift Register yaitu: 1. Dalam register geser flip-flop saling dikoneksi.register.MR.UM. 4 4 4 4 4 4 4 4 ))' ))& ))% ))$ Shift Register adalah suatu register dimana informasi dapat bergeser (digeserkan). Dalam alat ukur digit.A 72 . Contoh: Register yang mengingat bilangan duaan (biner): 1101 terbaca pada keluaran Q. kekiri atau kekanan atas perintah denyut lonceng (Clock). Bila kita hendak menyimpan informasi 4 bit maka kita butuhkan 4 flip-flop. Satu flip-flop dapat menyimpan satu bit. SISO (Serial Input Serial Output) Gambar Register SISO yang menggunakan JK FF Q1 Q2 Q3 Q4 Word in (SI) 1 2 3 J C LK K FF1 Q 4 1 2 J C LK K FF2 Q 4 1 2 J C LK K FF3 Q 4 1 2 J C LK K FF4 Q 4 Q 5 3 Q 5 3 Q 5 3 Q 5 Clock Modul ELKA. sehingga isinya dapat digeserkan dari satu flip-flop ke flip-flop yang lain. register dipakai untuk mengingat data yang sedang ditampilkan.004.

Tabel Kebenaran (Misal masuknya 1101) Clock ke 0 1 2 3 4 Word in 0 1 0 1 1 Q1 0 1 0 1 1 Q2 0 0 1 0 1 Q3 0 0 0 1 0 Q4 0 0 0 0 1 Register geser SISO ada dua macam yaitu: a) Shift Right Register (SRR)/Register geser kanan b) Shift Left Register (SLR)/Register geser kiri c) Shift Control Register dapat berfungsi sebagai SSR maupun SLR Rangkaian Shift control adalah sebagi berikut: Geser Kanan Out Geser Kiri Rangkaian ini untuk mengaktifkan geser kanan/kiri yang ditentukan oleh SC.004. Gambar Modul ELKA. Jika SC=1.Prinsip kerja: Informasi/data dimasukan melalui word in dan akan dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0.UM. Karena jalan keluarnya flip-flop satu dihubungkan kepada jalan masuk flip-flop berikutnya. Jika SC=0. maka akan mengaktifkan SRR.MR. maka informasi didalam register akan digrser ke kanan selama tebing dari denyut lonceng (Clock).A 73 . maka akan mengaktifkan SLR.

Dan output Q1 terhubung langsung keoutput DFF2 berikutnya sehingga dengan proses ini terjadi pergeseran ke kanan.maka input geser kanan akan aktif.UM.rangkaian selengkapnya adalah sebagai berikut: Serial out 1 2 D C LK D FF1 Q 3 1 2 D C LK D FF2 Q 3 1 2 D C LK D FF3 Q 3 1 2 D C LK D FF4 Q 3 Serial out Clock Serial in SRR SC Serial in SLR Keterangan: Jika SC=0. maka informasi diteruskan ke output Q1.004.MR.A 74 . Keluaran NAND diumpamakan ke input DFF1 dan setelah denyut lonceng berlaku (saat tebing depan). TABEL KEBENARAN (jika input 1101) Clock ke 0 1 2 3 4 Input 0 1 1 0 1 Q1 0 1 1 0 1 Q2 0 0 1 1 0 Q3 0 0 0 1 1 Q4 0 0 0 0 1 Modul ELKA.

Output NAND masuk ke input D-FF4 dan setelah diberi pulsa clock informasi dikeluarkan melalui Q4 dan keluaran Q4 dihubungkan ke input D-FF3. Jika SC = 1 . TABEL KEBENARAN (jika input 1101) Clock ke 0 1 2 3 4 Register flip-flop.004.A 75 .MR. Geser kanan berfungsi sebagai operasi aritmatika yaitu pembagi dua untuk tiap-tiap flip-flop. Register Geser SIPO Adalah register geser dengan masukan data secara serial dan keluaran data secara parelel. keluaran DFF3 dimasukan ke D-FF berikutnya. maka akan mengaktifkan input geser kiri. sehingga dengan demikian terjadi pergeseran informasi bit ke arah kiri.UM.Informasi digit digeser kekanan setiap ada perubahan pulsa clock tebing atas. Input 0 1 1 0 1 geser kiri Q1 0 0 0 0 1 Q2 0 0 0 1 1 Q3 0 0 1 1 0 Q4 0 1 1 0 1 operasi berfungsi sebagai aritmatika yaitu sebagai pengali dua untuk tiap-tiap 2. Gambar rangkaiannya adalah sebagai berikut: (SIPO menggunakan D-FF) Modul ELKA.

MR.A 76 . Keluaran data/informasi serial akan dapat dibaca secara paralel setelah diberikan satu komando (Read Out).Data load 1 2 D C LK D FF1 Q 3 1 2 D C LK D FF2 Q 3 1 2 D C LK D FF3 Q 3 1 2 D C LK D FF4 Q 3 Clock Read Out A B C D Cara kerja: Masukan-masukan data secara deret akan dikeluarkan oleh D-FF setelah masukan denyut lonceng dari 0 ke 1. maka semua keluaran AND adalah 0 dan bila Read Out diberi logik 1. Bila dijalan masuk Read Out diberi logik 0. Contoh: Bila masukan data 1101 TABEL KEBENARANNYA: Read Out 0 0 0 0 0 1 Clock 0 1 2 3 4 Input 0 1 1 0 1 Q1 Q4 0 1 1 0 1 1 Q2 0 0 1 1 0 0 0 0 0 1 1 1 Q3 A D 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 B 0 0 0 0 0 0 C 0 0 0 0 0 1 Modul ELKA.UM.004. maka pintu-pintu AND menghubung langsungkan sinyal-sinyal yang ada di Q masing-masing flip-flop.

UM. Register geser PISO Adalah register geser dengan masukan data secara paralel dan dikeluarkan secara deret/serial. Register Geser PIPO Adalah register geser dengan adalah masukan sebagai data berikut: secara (PIPO jajar/paralel dan keluaran jajar/paralel.MR. Contoh: TABEL KEBENARAN: Clock 0 1 2 3 D1 D4 1 1 1 0 D2 1 1 0 0 0 0 0 0 D3 QD QA 1 0 1 1 1 1 1 0 QC 0 1 0 0 0 0 0 0 QB 0 1 1 1 4. Setelah itu data dimasukkan secara paralel pada input D-FF dan data akan diloloskan keluar secara paralel setelah flip-flop mendapat pulsa clock dari 0 ke 1.3.004. Gambar rangkaian register PISO menggunakan D-FF adalah sebagai berikut: Modul ELKA.A 77 . Gambara rangkaiannya menggunakan D-FF) QD D FF2 D C LK Q D FF2 D C LK Q QC D FF2 D C LK Q QB D FF2 D C LK Q QA 1 2 3 1 2 3 1 2 3 1 2 3 Reset Clock D3 R R R R D2 D1 D0 Cara kerja: Sebelum dimasuki data rangkaian direset dulu agar keluaran Q semuanya 0.

MR. maka semua pintu NAND mengeluarkan 1. C. maka mereka juga mengoper informasi pada saat Data Load diberi logik 1. Semua jalan masuk clock dihubungkan jajar. maka semua input paralel akan dilewatkan oleh NAND. Data-data yang ada di A.  Jika Data Load = 1. B. Karena flip-flop yang lainpun dihubungkan dengan cara yang sama.A B C D Data load D FF2 1 2 D C LK Q 3 1 2 D D FF2 Q 3 1 2 D D FF2 Q 3 1 2 D D FF2 Q 3 Serial Out C LK C LK C LK R Clock R R R Rangkaian diatas merupakan register geser dengan panjang kata 4 bit. maka pintu NAND 1 mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Modul ELKA. D dimasukkan ke flip-flop secara serempak.A 78 . apabila dijalan masuk Data Load diberi logik 1.004. sehingga jalan masuk set dan rerset semuanya 1 berarti bahwa jalan masuk set dan reset tidak berpengaruh. Misal jalan masuk A=1. Cara Kerja:  Mula-mula jalan masuk Data Load = 0.UM. Dengan demikian flip-flop diset sehingga menjadi Q=1.

Ada juga register yang dapat digunakan sebagai Shift register SISO maupun PIPO dengan bantuan suatu control sbb: Preset Data jajar Reset Input Control (IC) Input Control = 0.MR. Informasi akan dapat dikeluarkan dari register dengan cara memasukkan denyut lonceng.A 79 .Setelah informasi berada didalam register.004. denyut-demi denyut keluar deret/seri. Untuk keperluan ini jalan masuk D dihubungkan kepada keluaran Q. berfungsi sebagai register geser PIPO Data 0 1 0 1 IC 1 1 0 0 Preset 1 0 1 1 Reset 0 1 1 1 Rangkaian kontrol diatas dapat disimbolkan sbb: Preset 4 Data Paralel 1 2 5 Reset 3 Input Control Rangkaian selengkapnya adalah sbb: Modul ELKA.UM. Data Load diberi logik 0. berfungsi sebagai register geser SISO Input Control = 1.

QD tetapi yang mempengaruhinya adalah data yang dimasukkan ke input D-FF secara serial.QD QC QB QA Data Seri D C P Q R D C P Q R D C P Q R D C P Q R Clock D C P Q R D C P Q R D C P Q R D C P Q R IC D3 D2 D1 D0 Catatan: Jika IC=0. D1. D2. maka input yang dimasukkan ke gate D seri tidak akan mempengaruhi output. Input dimasukkan secara serempak dan keluaran ditunjukkan secara serempak begitu pulsa clock berguling dari 1 ke 0. D3 tidak mempengaruhi keadaan output QA.A 80 . D3).MR.004. tetapi output dipengaruhi oleh data paralel (D0. maka pada kondisi ini rangkaian akan bekerja senagai register geser SISO. maka pada kondisi ini rangkaian akan bekerja sebagai registeer geser Modul ELKA. Jika IC=1. QC. D2.UM. QB. D1. maka input yang dimasukan ke D0.

Q3 dan Q4 = 0. Q2.PIPO. data dimasukan misalnya 1101 maka data yang tak berarti akan tersimpan pada FF4 = 1. Susunan ini dinamakan Register. setelah clear diberi logik 1. geser kiri. Register SIPO yaitu merupakan register yang masukan datanya secara seri dan keluar secara paralel. Penerapan Register ini yaitu untuk Register geser kanan. Flip-flop yang telah dijelaskan diatas dapat dikosongkan isinya dengan memberi bit 0 pada Clear sehingga semua keluaran Q1. c. Bit paling tidak berarti adalah LSB (List Significant Bit) yang berada pada bit disebelah paling kanan. Rangkuman Karena suatu unit biner adalah memori 1 bit maka susunan n buah flip-flop dapat menyimpan kata n bit. maka keluaran dari flip-flop yang satu dihubungkan dengan masukan dari flip-flop berikutnya. Suatu penerapan untuk operasioperasi ini adalah dalam perkalian dan pembagian oleh angka kelipatan 2 2.MR.UM. Macam-macam register yang digunakan adalah berdasarkan fungsinya yaitu meliputi: 1. Masing-masing flip-flop banyak menggunakan JK-FF dan D-FF. Untuk memungkinkan pembacaan data yang berurutan. Beberapa jenis register yang banyak dipasaran dilengkapi dengan gerbanggerbang yang memungkinkan pemindahan data dari kanan ke kiri atau sebaliknya. berturut-turut menuju ke kiri Modul ELKA. Register SISO yaitu merupakan register yang masukan datanya seri dan keluar secara seri.004. Perhatikan pada uraian materi diatas bahwa tahapan yang harus menyimpan bit paling berarti adalah MSB (Most Significant Bit). clock diberikan. Konfigurasi seperti ini yang disebut dengan register geser.A 81 .

d. kode atau huruf.(data yang paling berarti) FF3 akan tersimpan logik 0. FF2. FF3.A 82 . Register PISO yaitu merupakan register yang masukan datanya secara paralel dan keluarannya secara seri. 4. Tugas 1.MR. Jadi suatu deretan pulsa masuk akan muncul pada keluaran suatu register n tahapan dengan penundaan waktu selama ∆=(n-1)T Disamping itu register geser juga dapat digunakan sebagai Ring Counter (pencacah sim vol). Dan masing-masing flip-flop hanya digunakan sebagai suatu memori. Salah satu penerapan yang penting dari register adalah penggunaanya sebagai pembangkit barisan biner.004. Suatu register geser juga dapat dipakai untuk menimbulkan penundaan waktu ∆ dalam suatu sistem. karena setiap pulsa penggeser memajukan saklar itu sejauh satu langkah. Sistem ini juga disebut pembangkit kata. FF4 dan data yang dimasukkan adalah 1101 maka data yang tersimpan itu selanjutnya dapat dibaca secara serial pada FF yang paling kanan dengan menggunakan 4 pulsa clock. FF2 = logik 1 dan FF1=logik 1 3. Jadi suatu pencacah sim vol mempunyai fungsi serupa dengan sebuah saklar Steping (Stepping Switch). Sistem ini merupakan suatu konverter paralel ke serial. 2. Dalam kasus yang dijelaskan diatas flip-flop yang dipasang adalah FF1. sebutkan! Modul ELKA.UM. Register PIPO yaitu data dimasukkan seperti dijelaskan diatas secara paralel dan kemudian akan digeserkan secara paralel pada keluarannya. Apa yang dimaksud dengan register? Ada berapa jenis register.

Kunci Jawaban 1.004. Gambarkan SIPO Shift Register tersebut diatas secara blok diagram? f.3. Penggeser data dari input seri ke output paralel Modul ELKA.A 83 . 2. dimana Q8 merupakan LSB! Clock 0 1 2 3 4 5 6 7 8 Data input 0 1 1 1 1 1 1 1 1 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 0 0 0 0 0 0 0 0 4. Memmory (menyimpan data) b. 5.UM. Sebutkan 5 fungsi dari Register? Apakah fungsi Clear pada Register? Lengkapilah tabel kebenaran berikut ini jika Shift Register tersebut mempunyai output 8 bit secara SIPO. 3. Tes Formatif 1.MR. Lima fungsi dari Register yaitu untuk: a. input Read Out diberi logik 1? e. Gambarkan rangkaian register geser SRR dan SLR Kenapa dalam register SIPO dalam membaca keluaran menggunakan Shift Control! paralel. Gambarkan rangkaian register SISO 4 bit menggunakan JK FF dan D FF serta jelaskan cara kerja masing-masing! 4.

Penggeser data kekanan (SRR) dan kekiri (SLR) d. Fungsi clear pada register untuk membersihkan data yang ada pada flip-flop (membersihkan memory) supaya sebelum data dimasukan output flip-flop semua dalam kondisi 0. 3. Lemb ar Kerja Judul : Register BAHAN Clear KERJA 2 buah 1 buah 2 buah 1.UM. Saluran penunda digital 2.MR. Tabel Kebenaran Clock 0 1 2 3 4 5 6 7 8 4.A 84 .004. IC SN 7473 (dual JK FF with clear) 2. Pembangkit barisan biner (sequence generator) e. Data input 0 1 1 1 1 1 1 1 1 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 Blok diagram SIPO untuk tabel diatas Q1 MSB 11111111 Serial Input Q2 Q3 Q4 Q5 Clk Q6 Q7 Q8 LSB g. IC SN 7474 (dual DFF with Preset dan Clear) Modul ELKA. IC SN 7400 (quadraple Z inputs NAND gate) 3.c.

2. 8. Menyalakan catu daya. Meneliti Selalu Modul ELKA.A 85 . 7. Melakukan percobaan sampai 2 atau 3 kali. 4.MR. Menggunaka Menanyakan n catu daya yang sesuai untuk setiap percobaan. Rangkaian Clock ALAT KERJA 1. Papan percobaan Kabel penghubung Catu daya + 5 volt DC Multimeter 1 buah 1 buah 8 buah KESELAMATAN KERJA 1. Bila telah selesai melakukan percobaan mematikan catu daya. laporkan kepada instruktur. 4.4. 4. 3. 6. kepada instruktur bila mengalami kesulitan. IC SN 7495 (4 bit SRR or SLR) 5. Menyiapkan alat dan bahan yang diperlukan. 3.UM.004. IC SN 74164 (8 bit SIPO Shift Register) 6. Indikator (LED) 7. Bila dalam merangkai telah baik dan benar. Memberikan keadaan logik seperti pada tabel. PETUNJUK UMUM 1. 2. 5. Membuat rangkaian seperti pada gambar percobaan. Memperhatikan dan mencatat hasilnya (outputnya). berhati-hati dalam membuat rangkaian. 2. terlebih dahulu sebelum melakukan percobaan. 3.

Percobaan II (SRR menggunakan D FF) Buatlah rangkaian berikut: Modul ELKA. Mengembalikan alat dan bahan ke tempat semula.A 86 . an ruangan tempat percobaan. Masukkan data dengan memberikan pulsa clock sesuai tabel berikut: Word in 0 1 1 0 1 Clock QA QB QC QD 2. Sebelum pulsa clock diberikan.MR. 10. FF direset terlebih dahulu dengan cara memberikan logik 0 ke pin Clear.004.UM.9. Rangkaian gambar berikut: Q1 Q2 Q3 Q4 Membersihk Word in (SI) 1 2 3 J C LK K FF1 Q 4 1 2 J C LK K FF2 Q 4 1 2 J C LK K FF3 Q 4 1 2 J C LK K FF4 Q 4 Q 5 3 Q 5 3 Q 5 3 Q 5 Clock Clear Bit-bit dimasukkan ke Word in (masukkan kata). LANGKAH KERJA 1. Percobaan I (SRR menggunakan JK FF).

FF direset terlebih dahulu. D1.UM.004. resetlah terlebih dahulu.MR. Masukkan data dan catat outputnya dalam tabel berikut: Clock PARALEL IN PARALEL OUT Modul ELKA. D3. Clock QA Output QB QC QD Percobaan III (Register PIPO menggunakan D FF) Buat rangkaian berikut: QD D FF2 1 2 D C LK Q 3 1 2 D C LK D FF2 Q 3 1 2 D C LK QC D FF2 Q 3 QB D FF2 1 2 D C LK Q 3 QA Reset Clock D3 R R R R D2 D1 D0 Bit-bit dimasukkan pada input D0. Sebelum pulsa clock dimasukkan. Sebelum pulsa clock diberikan.Q1 Q2 Q3 Q4 Word in (SI) 1 2 3 J C LK K FF1 Q 4 1 2 J C LK K FF2 Q 4 1 2 J C LK K FF3 Q 4 1 2 J C LK K FF4 Q 4 Q 5 3 Q 5 3 Q 5 3 Q 5 Clock Clear Bit-bit dimasukkan ke input D FF-I. Berikan data input dan catat outputnya dalam tabel berikut: Input 0 1 1 0 1 3.A 87 . D2.

D0 0 0 1 1 D1 0 1 1 0 D2 0 0 0 0 D3 1 1 1 1 Q A Q B Q C QD 4.UM.004. Masukkan data dan catat outputnya dalam tabel berikut: Serial In 1 1 0 1 5. Bit-bit dimasukkan melalui input D.MR. Clock 1 QA Output QB QC QD Percobaan V (SLR menggunakan IC SN 7495) Buatlah rangkaian berikut: M o d e C o n tr o l C lo c k 2 6 8 2 3 4 5 Terminal MOD E C LK 2 A QA B QB C QC D QD 7495 mode 13 12 11 10 control diberikan kondisi S e r ia l In “1”. Percobaan IV (SRR menggunakan IC SN 7495) Buatlah rangkaian berikut: M o d e C o n tr o l S e r ia l In C lo c k 6 1 9 MOD E S E R C LK 1 QA QB QC QD 7495 13 12 11 10 Terminal mode control diberikan kondisi “0”. pulsa clock diberikan pada terminal clock 2. Masukkan data dan catat outputnya dalam tabel berikut: Modul ELKA. Bit-bit dimasukkan ke terminal serial input.A 88 .

MR.004.Input D 1 1 0 1 6.A 89 .UM. Masukkan data dan catat outputnya dalam tabel berikut: Inpu t 0 1 0 0 0 0 0 0 0 Clock 0 QA 0 QB 0 9 QC 0 QD 0 QE 0 QF 0 QG 0 QH 0 Simpulkan dari masing-masing percobaan! Modul ELKA. Sebelum data dimasukkan resetlah terlebih dahulu. Clock dimasukkan melalui pin 8 dan reset melalui pin 9. Clock 2 QA QB QC QD Percobaan VI (SRR menggunakan IC SN 74164) Buatlah rangkaian berikut: U 15 1 2 8 QA QB A QC QD B QE QF C LK Q G QH CLR 3 4 5 6 10 11 12 13 S e r ia l In C lo c k Bit-bit dimasukkan melalui terminal input 74164 R eset 1 atau 2.

Sign up to vote on this title
UsefulNot useful