Tentang

Counter Asinkron
o
l
e
h

KhairuL Wizra Widarta

0905043311
EK-4C

PROGRAM STUDI TEKNIK ELEKTRONIKA

JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI MEDAN
MEDAN
2010
 LEMBAR PENGESAHAN

No.percobaan : 03 /Lab Digital/ EK - 4C/ 2010

Judul percobaan : Counter Asinkron ( Up )
Tanggal percobaan : --
Tanggal penyerahan : 23 Juli 2010
Kelas : EK - 4C
Kelompok : 4 (empat)
Nama praktikan : Khairul Wizra Widarta
Nama anggota : Junajior Sihite
Jonifer Pakpahan
Mario Sitanggang
Martin Andry
Instruktur : Drs.Anwar
Nilai :
Keterangan :

Instruktur

( Drs. Anwar )
 DAFTAR ISI

Lembar pengesahan……………………………………………………............... 1
Daftar isi………………………………………………………………................ 2
Tujuan percobaan…………………………………………………….................. 3
Dasar teori…………………………………………………………..................... 4
Alat dan bahan………………………………………….….................................. 5
Gambar rangkaian………………………....………….……................................ 6
Langkah kerja……………………………........………………............................ 7
Data hasil pengamatan……….......…………………………................................8
Kesimpulan…………….................…………………………...............................9
 TUJUAN

1. Mempraktekan Rangkaian Digital untuk Shift Register

2. Mempraktekan Rangkaian Digital untuk counter
3. Dapat merangkai rangkaian Counter 4 bit dengan JK FF pada IC 7476
 DASAR TEORI

Counter Asinkron
Sebuah Counter Asinkron (Ripple) terdiri atas sederetan Flip-flop yang
dikonfigurasikan dengan menyambung outputnya dari yan satu ke yang lain. Yang
berikutnya sebuah sinyal yang terpasang pada input Clock FF pertama akan
mengubah kedudukan outpunyanya apabila tebing (Edge) yang benar yang
diperlukan terdeteksi.
Output ini kemudian mentrigger inputclock berikutnya ketika terjadi
tebing yang seharusnya sampai. Dengan cara ini sebuah sinyal pada inputnya akan
meriplle (mentrigger input berikutnya) dari satu FF ke yang berikutnya sehingga
sinyal itu mencapau ujung akhir deretan itu. Ingatlah bahwa FF T dapat membagi
sinyal input dengan faktor 2 (dua). Jadi Counter dapat menghitung dari 0 sampai
2” = 1 (dengan n sama dengan banyaknya Flip-flop dalam deretan itu).
Penghitung naik yang terdiri dari empat bit keluaran Q1, Q2, Q3, Q4. Clock
diberi masukan dari keluaran rangkaian sebelumnya (tidak serempak). Rangkaian
ini akan menghitung “0000” sampai dengan “1111” .
Penghitung naik yang terdiri dari empat bit keluaran Q1, Q2, Q3, Q4. Clock
diberi masukan dari keluaran rangkaian sebelumnya (tidak serempak). Rangkaian ini
akan menghitung “0000” sampai dengan “1111”.Keluaran rangkaian akan berubah
kondisinya hanya bila pulsa pada masukan clock C bergerak dari high (“1”) ke
low (“0”), pada kondisi lain maka keluaran akan tetap dipertahankan
 ALAT DAN BAHAN
1. DC Power Supply 5VDC : 1 set
2. Multimeter : 1 buah
3. Pulsa Generator : 1 buah
4. Breadboard : 1 buah
5. IC 7476 : 2 buah
6. LED : 4 buah
7. Kabel Penghubung : secukupnya
 GAMBAR RANGKAIAN

Rangkaian Counter Asinkron (up) 4 bit dengan JK FF

 LANGKAH KERJA

 Buatlah rangkaian seperti gambar rangkaian yang ada, pastikan power

suply dalam keadaan mati (off)
 Bila rangkaian telah benar laporkan pada instruktur
 Hidupkan power suply, pastikan tegangan ≤ 5 V, kemudian sambungkan
pada rangkaian
 Lakukan sesuai dengan tabel pengamatan
 Catat hasil pengamatan pada tabel!
 DATA HASIL PENGAMATAN

Clock Q1 Q2 Q3 Q4 Output
1 0 0 0 0 0
2 1 0 0 0 1
3 0 1 0 0 2
4 1 1 0 0 3
5 0 0 1 0 4
6 1 0 1 0 5
7 0 1 1 0 6
8 1 1 1 0 7
9 0 0 0 1 8
10 1 0 0 1 9
11 0 1 0 1 a
12 1 1 0 1 b
13 0 0 1 1 c
14 1 0 1 1 d
15 0 1 1 1 e
16 1 1 1 1 f

.
 KESIMPULAN

1. Counter Asinkron (Ripple) atau Serial Conter atau Ripple Counter terdiri Flip-
Flop dimana output flip-flop pertama menjadi input klok flip-flop kedua.
2. Counter dapat menghitung “0000” sampai “1111”