Tentang

Counter Asinkron
o
l e h

KhairuL Wizra Widarta 0905043311 EK-4C

PROGRAM STUDI TEKNIK ELEKTRONIKA JURUSAN TEKNIK ELEKTRO POLITEKNIK NEGERI MEDAN MEDAN 2010

percobaan Judul percobaan Tanggal percobaan Tanggal penyerahan Kelas Kelompok Nama praktikan Nama anggota : : : : : : : : 03 /Lab Digital/ EK .LEMBAR PENGESAHAN No.Anwar Instruktur ( Drs. Anwar ) .4C/ 2010 Counter Asinkron ( Up ) -23 Juli 2010 EK .4C 4 (empat) Khairul Wizra Widarta Junajior Sihite Jonifer Pakpahan Mario Sitanggang Martin Andry Instruktur Nilai Keterangan : : : Drs.

..................…………………………............................ 3 Dasar teori…………………………………………………………....……........... 7 Data hasil pengamatan………........DAFTAR ISI Lembar pengesahan……………………………………………………........9 .....8 Kesimpulan……………........... 4 Alat dan bahan………………………………………….........................….... 2 Tujuan percobaan……………………………………………………............. 1 Daftar isi………………………………………………………………...............................……………….................................…………............. 6 Langkah kerja……………………………........…………………………................................. 5 Gambar rangkaian……………………….............

Mempraktekan Rangkaian Digital untuk Shift Register 2. Dapat merangkai rangkaian Counter 4 bit dengan JK FF pada IC 7476 .TUJUAN 1. Mempraktekan Rangkaian Digital untuk counter 3.

DASAR TEORI Counter Asinkron Sebuah Counter Asinkron (Ripple) terdiri atas sederetan Flip-flop yang dikonfigurasikan dengan menyambung outputnya dari yan satu ke yang lain. Clock diberi masukan dari keluaran rangkaian sebelumnya (tidak serempak). Jadi Counter dapat menghitung dari 0 sampai 2” = 1 (dengan n sama dengan banyaknya Flip-flop dalam deretan itu). Rangkaian ini akan menghitung “0000” sampai dengan “1111” . Output ini kemudian mentrigger inputclock berikutnya ketika terjadi tebing yang seharusnya sampai. Q4. Dengan cara ini sebuah sinyal pada inputnya akan meriplle (mentrigger input berikutnya) dari satu FF ke yang berikutnya sehingga sinyal itu mencapau ujung akhir deretan itu. Yang berikutnya sebuah sinyal yang terpasang pada input Clock FF pertama akan mengubah kedudukan outpunyanya apabila tebing (Edge) yang benar yang diperlukan terdeteksi. Q2. Penghitung naik yang terdiri dari empat bit keluaran Q1. Clock diberi masukan dari keluaran rangkaian sebelumnya (tidak serempak). Q3.Keluaran rangkaian akan berubah kondisinya hanya bila pulsa pada masukan clock C bergerak dari high (“1”) ke low (“0”). Q2. Q3. Penghitung naik yang terdiri dari empat bit keluaran Q1. Q4. Ingatlah bahwa FF T dapat membagi sinyal input dengan faktor 2 (dua). Rangkaian ini akan menghitung “0000” sampai dengan “1111”. pada kondisi lain maka keluaran akan tetap dipertahankan .

IC 7476 6. LED 7. Kabel Penghubung : : : : : : : 1 set 1 buah 1 buah 1 buah 2 buah 4 buah secukupnya . Multimeter 3. Breadboard 5. DC Power Supply 5VDC 2. Pulsa Generator 4.ALAT DAN BAHAN 1.

GAMBAR RANGKAIAN Rangkaian Counter Asinkron (up) 4 bit dengan JK FF .

pastikan power suply dalam keadaan mati (off)   Bila rangkaian telah benar laporkan pada instruktur Hidupkan power suply. kemudian sambungkan pada rangkaian   Lakukan sesuai dengan tabel pengamatan Catat hasil pengamatan pada tabel! . pastikan tegangan ≤ 5 V.LANGKAH KERJA  Buatlah rangkaian seperti gambar rangkaian yang ada.

DATA HASIL PENGAMATAN Clock 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Q1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Q2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Q3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Q4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Output 0 1 2 3 4 5 6 7 8 9 a b c d e f . .

Counter dapat menghitung “0000” sampai “1111” . Counter Asinkron (Ripple) atau Serial Conter atau Ripple Counter terdiri FlipFlop dimana output flip-flop pertama menjadi input klok flip-flop kedua. 2.KESIMPULAN 1.