Professional Documents
Culture Documents
OLEH :
1. DIKA PRAMANA (H1C007005)
2. JULI PRIMANDITA (H1C007023)
3. MUFTI AL AZIZ (H1C007031)
Tak satu pun dari persyaratan ini dipenuhi oleh teknik antarmuka fisik diuraikan dalam
bab sebelumnnya. Kita akan lihat dalam bab ini bahwa data link protokol yang memenuhi
persyaratan ini adalah hal yang agak rumit. Kita mulai dengan melihat tiga mekanisme kunci
yang merupakan bagian dari kontrol data link: flow control, pendeteksian error, dan
kontrol error. mengikuti informasi latar belakang ini, kita melihat contoh yang paling penting
dari protokol data link control: HDLC (high-level data link control). Protokol ini penting karena
dua alasan: Pertama, secara luas digunakan sebagai standar protokol kontrol data link. Dan
kedua, HDLC berfungsi sebagai dasar dari yang hampir semua protokol kontrol data link penting
diturunkan darinya. Setelah HDLC diperiksa secara rinci, protokol lain secara singkat disurvei.
II. TUJUAN
1. Mengetahui tentang flow kontrol dan jenisnya.
2. Mengetahui tentang pendeteksian error dan metodenya.
3. Mengetahui tentang error kontrol.
4. Mengetahui tentang HDLC dan kontrol protokol data link lainya.
III. PEMBAHASAN
III.1 Flow kontrol
Flow kontrol adalah teknik untuk memastikan bahwa suatu entitas kirim tidak
membanjiri entitas terima dengan data. Entitas yang menerima biasanya mengalokasikan buffer
data dengan panjang maksimum untuk transfer. Ketika data diterima, receiver harus melakukan
sejumlah proses sebelum melewatkan data ke perangkat lunak tingkat yang lebih tinggi. Dengan
tidak adanya flow control, buffer penerima mungkin mengisi dan meluap ketika sedang
memproses data lama.
Untuk memulai, kita mengamati mekanisme untuk mengontrol aliran tanpa adanya
kesalahan. Model yang akan kita gunakan digambarkan dalam Gambar 6.la, yang merupakan
diagram waktu urutan vertikal. Hal ini memiliki keunggulan menunjukkan ketergantungan waktu
dan menggambarkan dengan benar hubungan kirim-terima. Masing-masing panah mewakili
sebuah frame tunggal transit data link antara dua stasiun. Data dikirim dalam rangkaian frame
dengan masing-masing frame yang berisi sebagian data dan beberapa informasi kontrol. Untuk
saat ini, kita berasumsi bahwa semua frame yang dikirim telah berhasil diterima, tidak ada frame
yang hilang dan tidak datang dengan kesalahan. Selain itu, frame tiba dalam urutan yang sama
dimana mereka dikirim. Namun, setiap frame ditransmisikan mengalami suatu arbitrary dan
sejumlah variable tunda sebelum penerimaan.
3.1.1 Stop-and-Wait Flow Control
Bentuk paling sederhana dari flow control dikenal sebagai kontrol aliran berhenti-dan-
tunggu (stop-and-wait), bekerja sebagai berikut. Sebuah sumber mengirimkan sebuah entitas
frame. Setelah penerimaan, entitas tujuan menunjukkan kesediaan untuk menerima frame lainnya
dengan mengirimkan kembali pemberitahuan (acknowledgment) bahwa frame baru saja
diterima. Sumber harus menunggu sampai menerima pemberitahuan sebelum mengirim frame
berikutnya. Tujuan, dengan demikian dapat menghentikan aliran data dengan hanya menahan
pemberitahuan. Prosedur ini bekerja dengan baik dan, memang, tidak bisa diperbaiki ketika
pesan dikirim dalam beberapa frame besar. Namun, sering terjadi bahwa sumber akan memecah
blok data yang besar ke dalam blok yang lebih kecil dan mengirimkan data dalam frame
banyak. Ini dilakukan dengan alasan sebagai berikut :
Ukuran buffer penerima terbatas
Semakin lama transmisi, semakin besar kemungkinan bahwa akan ada kesalahan,
yang memerlukan transmisi ulang seluruh frame. Dengan frame yang lebih kecil,
kesalahan terdeteksi lebih cepat, dan sejumlah kecil data yang perlu dipancarkan
ulang.
Pada media bersama, seperti LAN, biasanya tidak diizinkan satu stasiun untuk
menduduki media untuk waktu yang diperpanjang, karena ini dapat menyebabkan
delay yang panjang di stasiun pengiriman lainnya.
Dengan penggunaan frame multiple untuk sebuah pesan tunggal, prosedur berhenti dan
menunggu mungkin tidak memadai. Inti dari masalahnya adalah bahwa hanya satu frame di
suatu waktu bisa di transit. Dalam situasi dimana panjang bit dari link adalah lebih besar
dari panjang frame, hasil serius yang inefisiensi; ini diilustrasikan pada Gambar 6.2. Dalam
gambar, waktu transmisi (waktu yang diperlukan untuk stasiun untuk mengirimkan sebuah
frame) adalah dinormalkan ke satu, dan delay propagasi (waktu yang diperlukan bit untuk
bepergian dari pengirim ke penerima) dinyatakan sebagai variabel a. Dengan kata lain, ketika a
kurang dari 1, waktu propagasi kurang dari waktu transmisi. Dalam hal ini, frame cukup panjang
dimana bit pertama dari frame telah tiba di tujuan sebelum sumber telah menyelesaikan transmisi
frame. Ketika a lebih besar dari 1, waktu propagasi lebih besar dari waktu transmisi. Dalam
kasus ini, pengirim menyelesaikan pengiriman seluruh frame sebelum bit yang paling depan dari
frame tiba pada penerima. Dengan kata lain, nilai-nilai yang lebih besar dari a konsisten dengan
tingkat data yang lebih tinggi dan / atau lebih jauh jarak antara stasiun.
Kedua bagian dari gambar (a dan b) terdiri dari urutan snapshot dari proses transmisi
dari waktu ke waktu. Dalam kedua kasus, empat snapshot pertama menunjukkan proses transmisi
suatu frame yang berisi data, dan snapshot terakhir menunjukkan kembalinya frame
pemberitahuan kecil. Perhatikan bahwa untuk a > 1, salurannya selalu kurang dimanfaatkan, dan,
bahkan untuk a < 1, saluran tersebut digunakan secara tidak efisien. Pada dasarnya,
untuk kecepatan data sangat tinggi, atau untuk jarak yang sangat jauh antara pengirim dan
penerima metode stop-and-wait ini memberikan penggunaan saluran yang tidak efisien.
3.1.2 Sliding-Window Flow Control
Inti dari masalah yang diuraikan sejauh ini adalah bahwa hanya satu frame pada suatu
waktu dapat dalam perjalanan. Dalam situasi dimana panjang bit dari link adalah lebih besar dari
panjang frame (a > 1), hasil serius yang inefisiensi. Efisiensi dapat sangat ditingkatkan dengan
memungkinkan beberapa frame berada dalam transit pada waktu yang sama. Mari kita lihat
bagaimana ini mungkin bekerja untuk dua stasiun, A dan B, yang dihubungkan melalui link full-
duplex. Stasiun B mengalokasikan ruang buffer untuk n frame. Jadi, B dapat menerima n frame,
dan A diperbolehkan untuk mengirim n frame tanpa menunggu pemberitahuan. Untuk melacak
frame yang telah diketahui, setiap frame dilabeli dengan nomor urutan. B mengetahui suatu
frame dengan mengirimkan sebuah pemberitahuan yang termasuk nomor urutan frame
berikutnya yang diharapkan. pemberitahuan ini juga secara implisit memberitahu bahwa B siap
untuk menerima n frame berikutnya, awal dengan nomor yang telah ditetapkan. Skema ini juga
dapat digunakan untuk memberitahu beberapa frame. Misalnya, B dapat menerima frame 2,3,
dan 4, tapi menahan pemberitahuan sampai frame 4 tiba: lalu kemudian mengambalikan
pemberitahuan dengan urutan nomor 5, B mengetahui bahwa frame 2,3, dan 4 pada satu waktu.
A mempertahankan daftar nomor urutan yang diperbolehkan untuk mengirim, dan B menyimpan
daftar nomor urut yang siap untuk menerima. Setiap daftar ini dapat dianggap sebagai frame
window. Operasi ini disebut sebagai kontrol aliran jendela geser (sliding-window).
Beberapa komentar tambahan perlu dibuat. Karena nomor urut untuk digunakan
menempati tempat di frame, jelas ukuran dibatasi. Sebagai contoh untuk field 3-bit, nomor
urutan dapat berkisar antara 0 sampai 7. Oleh karena itu, frame diberi modulo nomor 8, yaitu
setelah-urutan nomor 7, nomor berikutnya adalah 0. Pada umumnya, untuk field k-bit kisaran
nomor urutan 0 hingga 2k - 1, dan frame dinomori modulo 2 k; dengan pemikiran ini, Gambar 6.3
adalah cara yang berguna menggambarkan proses sliding-window. Hal ini mengasumsikan
penggunaan nomor urut 3-bit, sehingga frame diberi nomor berurutan dari 0 sampai 7, dan
kemudian nomor yang sama tersebut digunakan kembali untuk frame berikutnya. Persegi
panjang yang diarsir menunjukkan bahwa pengirim dapat mengirim 7 frame, dimulai dengan
frame 6. Setiap kali frame dikirim, jendela yang diarsir menyusut; setiap kali peemberitahuan
diterima, jendela yang diarsir mengembang.
Ukuran jendela yang sebenarnya tidak perlu ukuran maksimum yang mungkin untuk
diberikan urutan nomor panjang. Misalnya, menggunakan nomor urut 3-bit, jendela ukuran 4
dapat dikonfigurasi untuk stasiun menggunakan protokol kontrol aliran geser-jendela.
Contoh ditunjukkan pada Gambar 6.4. Contoh tersebut mengasumsikan urutan 3-bit
nomor lapangan dan ukuran jendela maksimum tujuh frame. Pada awalnya, A dan B
memiliki jendela menunjukkan bahwa A dapat mengirimkan tujuh frame, dimulai dengan frame
0 (F0). Setelah transmisi tiga frame (F0, F1, F2) tanpa pemberitahuan, A menyusutkan
jendelanya untuk empat frame. Jendela menunjukkan bahwa A dapat mengirimkan empat frame,
dimulai dengan frame nomor 3. B kemudian mengirimkan sebuah RR (siap-terima) 3, yang
berarti: "Saya telah menerima semua frame melalui frame nomor 2 dan siap untuk menerima
nomor frame 3, bahkan, saya siap untuk menerima tujuh frame, dengan nomor frame awal 3."
Dengan pengakuan ini, A kembali ke izin untuk mengirimkan tujuh frame, masih dimulai dengan
frame 3. Sebuah hasil untuk mengirimkan frame 3, 4, 5, dan 6. B mengembalikan sebuah RR 4,
yang memungkinkan A untuk mengirim hingga dan termasuk frame F2.
Mekanisme yang sejauh ini dijelaskan memang memberikan bentuk kontrol aliran:
penerima hanya harus mampu mengakomodasi 7 frame diluar satu yang telah diketahui terakhir;
untuk melengkapi ini, sebagian besar protokol juga memungkinkan stasiun untuk
sepenuhnya memotong aliran frame dari sisi lain dengan mengirimkan pesan tidak-siap-terima
(RNR), yang mengetahui mantan frame tapi melarang transfer frame tersebut. Jadi, RNR 5
berarti: "Saya telah menerima semua frame sampai melalui nomor 4 tetapi saya tidak dapat
menerima lagi "Pada beberapa titik berikutnya., stasiun harus mengirim pemberitahuan normal
untuk membuka kembali jendela.
Sejauh ini, kita telah membahas transmisi dalam satu arah saja. Jika dua stasiun
pertukaran data, masing-masing perlu memelihara dua jendela, satu untuk mengirim dan satu
untuk menerima, dan setiap sisi butuh mengirim data dan pemberitahuan kepada yang
lain. Untuk memberikan dukungan yang efisien untuk kebutuhan ini, sebuah fitur yang dikenal
sebagai piggybacking biasanya disediakan. Setiap frame data termasuk field yang memegang
nomor urut frame itu ditambah tempat yang memegang nomor urut yang digunakan untuk
pemeberitahuan. Jadi, jika suatu stasiun memiliki data untuk mengirimkan dan pemberitahuan
untuk mengirim, ia mengirimkannya bersamaan dalam satu frame, sehingga menghemat
kapasitas komunikasi. Tentu saja, jika suatu stasiun memiliki sebuah pemberitahuan tapi tidak
ada data untuk mengirim, ia mengirimkan sebuah frame pemberitahuan yang terpisah. Jika
stasiun memiliki data untuk mengirim tetapi tidak ada pemberitahuan baru untuk mengirim,
harus mengulang pemberitahuan terakhir yang dikirim, ini karena data frame memuat sebuah
tempat untuk nomor pemberitahuan, dan beberapa nilai harus dimasukkan ke tempat
tersebut. Bila stasiun menerima pemberitahuan duplikat, diabaikan saja.
Sudah jelas dari diskusi diatas bahwa kontrol aliran sliding-window berpotensi jauh lebih
efisien dari pada kontrol aliran stop-and-wait. Alasannya adalah bahwa, dengan kontrol aliran
sliding-window, link transmisi diperlakukan sebagai pipa yang bisa diisi dengan frame dalam
perjalanan. Sebaliknya, dengan stop-dan-tunggu kontrol aliran, hanya satu frame mungkin dalam
pipa pada suatu waktu.
Pertama, pertimbangkan kasus bila tidak ada diambil untuk mendeteksi kesalahan;
probabilitas kesalahan terdeteksi (P3), kemudian, adalah nol. Untuk mengungkapkan probabilitas
yang tersisa, mengasumsikan bahwa probabilitas bahwa setiap bit yang dalam error (Pb) adalah
konstan dan independen untuk setiap bit. Kemudian kita memiliki
dimana F adalah jumlah bit per frame. Dengan kata lain, probabilitas bahwa frame datang
dengan tanpa bit error menurun ketika probabilitas kesalahan bit tunggal meningkat, seperti yang
diharapkan. Selain itu, probabilitas bahwa sebuah frame datang tanpa bit error menurun dengan
meningkatnya panjang frame; semakin panjang frame, semakin banyak bit-bitnya dan semakin
tinggi kemungkinan bahwa salah satu ini adalah dalam error.
Mari kita mengambil contoh sederhana untuk menggambarkan hubungan ini. Sebuah
obyek didefinisikan untuk koneksi ISDN adalah bahwa error bit rate pada saluran 64-kbps harus
kurang dari l0-6 pada setidaknya 90% dari 1 menit interval pengamatan. Misalkan sekarang kita
memiliki kebutuhan pengguna yang agak sederhana yang paling banyak satu frame dengan
sedikit terdeteksi kesalahan harus terjadi per hari di terus-menerus digunakan saluran 64-kbps,
dan mari kita mengasumsikan panjang frame 1000 bit. Jumlah frame yang dapat ditransmisikan
dalam satu hari adalah 5.529 x l0 6, yang menghasilkan laju kesalahan frame yang diinginkan P2 =
l/(5,529 x l06) = 0.18 x l0-6. Tetapi, jika kita asumsikan nilai Pb adalah 10-6, kemudian P1 = (0.
999999)1000 = 0.999 dan, karenanya, P2 =10-3 yang adalah sekitar tiga orde magnitud terlalu besar
untuk memenuhi kebutuhan kita.
Ini adalah jenis hasil yang memotivasi penggunaan teknik-teknik deteksi kesalahan.
Semua teknik ini beroperasi pada prinsip berikut (Gambar 6.5). Untuk sebuah bit frame yang
diberikan, bit tambahan yang merupakan kode error-deteksi ditambahkan oleh transmitter. Kode
ini dihitung sebagai fungsi dari bit lainnya yang dikirimkan. Penerima melakukan perhitungan
yang sama dan membandingkan dua hasil. Sebuah kesalahan terdeteksi terjadi jika dan hanya
jika ada ketidakcocokan. Jadi, P3 adalah probabilitas yang mana jika frame berisi kesalahan,
skema deteksi kesalahan akan mendeteksi fakta tersebut. P2 dikenal sebagai residu tingkat
kesalahan, dan merupakan probabilitas bahwa sebuah kesalahan akan tak terdeteksi meskipun
digunakan skema deteksi kesalahan.
3.2.1 Cek Paritas
Skema deteksi kesalahan yang paling sederhana adalah menambahkan sebuah bit paritas
ke ujung blok data. Sebuah contoh yang khusus adalah transmisi ASCII, di mana bit paritas
terpasang untuk tiap karakter ASCII 7-bit. Nilai bit ini dipilih sehingga karakter memiliki jumlah
1 yang genap (paritas genap) atau ganjil (paritas ganjil). Jadi, untuk contohnya, jika pemancar
transmisi sebuah ASCII G (1110001) dan menggunakan paritas ganjil, akan menambahkan 1 dan
mengirimkan 11100011. Penerima memeriksa karakter yang diterima dan, jika jumlah 1 ganjil,
mengasumsikan bahwa tidak ada kesalahan terjadi. Jika satu bit (atau jumlah ganjil lain dari bit)
adalah terbalik selama transmisi (Misalnya, 11000011), maka penerima akan mendeteksi
kesalahan. Namun, perlu diketahui bahwa jika dua (atau jumlah genap) bit 1 terbalik, kesalahan
menjadi tidak terdeteksi. Biasanya, paritas genap digunakan untuk transmisi sinkron dan paritas
ganjil untuk transmisi asinkron.
Penggunaan bit paritas yang tidak aman, seperti impuls kebisingan sering cukup panjang
untuk menghancurkan lebih dari satu bit, terutama pada tingkat data yang tinggi.
Ada sebuah hasil bagi dan sisanya. Karena divisi ini modulo 2, sisanya selalu setidaknya satu bit
kurang dari pembagi. Kita akan menggunakan sisanya sebagai FCS. Kemudian
T = 2nM + R
Pertanyaan: Apakah R memenuhi kondisi kita bahwa T / P tidak memiliki sisa? Untuk melihat
bahwa seperti itu, pertimbangkan
Namun, setiap bilangan biner ditambahkan dengan dirinya sendiri (modulo 2) hasil nol. Dengan
demikian,
Tidak ada sisa, dan, karenanya, T adalah tepat habis dibagi oleh P. Dengan demikian, FCS
adalah mudah dihasilkan: Cukup membagi 2nM dengan P dan menggunakan sisanya sebagai
FCS. Pada penerimaan, penerima akan membagi T dengan P dan tidak akan mendapatkan
sisanya jika sudah tidak ada kesalahan.
Mari kita pertimbangkan contoh sederhana.
1. Diberikan
Pesan M = 1010001101 (10 bit)
Pola P = 110101 (6 bit)
FCS R = untuk dihitung (5 bit)
2. Pesan M dikalikan dengan 25, menghasilkan 101000110100000.
3. Produk ini dibagi dengan P:
3.2.2.2 Polinomial
Cara kedua melihat proses CRC adalah untuk mengekspresikan semua nilai sebagai
polinomial dalam sebuah dummy variabel X, dengan koefisien biner. Koefisien sesuai dengan bit
dalam bilangan biner. Jadi, untuk M = 110011, kita memiliki M(X) = X5 + X4 + X + 1, dan, untuk
P = 11001, kita memiliki P(X) = X4 + X3 + 1. operasi aritmatika adalah modulo 2 lagi. Proses
CRC sekarang dapat digambarkan sebagai
kesalahan E(X) hanya tak akan terdeteksi jika dibagi oleh P (X). Hal ini dapat ditunjukkan bahwa
semua kesalahan berikut ini tidak dibagi sesuai yang dipilih oleh P (X) dan, karenanya, adalah
terdeteksi:
Semua single-bit error.
Semua kesalahan double-bit, sepanjang P (X) memiliki setidaknya tiga 1.
Setiap kesalahan ganjil, sepanjang P (X) berisi faktor (X + 1).
Setiap kesalahan burst yang panjang burst kurang dari panjang pembagi polinomial, yaitu
kurang dari atau sama dengan panjang FCS.
Burst error yang lebih besar.
Selain itu, dapat ditunjukkan bahwa jika semua pola kesalahan dianggap sama
mungkin, maka untuk burst error dengan panjang r + 1, probabilitas bahwa E (X) habis dibagi P
(X) adalah 1/2r-1, dan untuk brust yang lebih panjang, probabilitasnya adalah 1/2r di mana r
adalah panjang dari FCS.
Tiga versi P(X) banyak digunakan:
CRC-16 = X16 + X15 + X2 + 1
CRC-CCITT = X16 + X12 + X5 + 1
CRC-32 = X32 + X26 + X23 + X22 + X16 + X12 + X11 + X10 + X8 + X7 +
X5 + X4 + X2 + X + 1
masuk, satu bit pada suatu waktu, dimulai dengan bit yang paling signifikan. Bagian (b) adalah
tabel yang menunjukkan langkah demi langkah sebagai masukan operasi diterapkan satu bit pada
suatu waktu. Masing-masing baris tabel menunjukkan nilai-nilai saat ini disimpan dalam lima
elemen shift register. Selain itu, baris menunjukkan nilai-nilai yang muncul di bagian keluaran
dari tiga sirkuit eksklusif-or. Dan terakhir, baris yang menunjukkan nilai bit input berikutnya,
yang tersedia untuk pengoperasian langkah berikutnya.
Karena tidak ada umpan balik terjadi sampai-dividen bit 1 tiba di paling signifikan akhir
register, lima dari operasi pertama pergeseran sederhana. Setiap kali 1bit sampai di ujung kiri
register (c4) a 1 dikurangi (ekslusif-or) dari
kedua (c3), keempat (c1), dan keenam (input) bit di shift berikutnya. Hal ini identik
dengan proses panjang pembagian biner yang diilustrasikan sebelumnya. Proses berlanjut
melalui semua bit pesan, ditambah lima nol bit. Bit-bit terakhir untuk memindahkan account M
ke kiri lima posisi untuk mengakomodasi FCS. Setelah bit terakhir diproses, register geser berisi
sisa (FCS), yang kemudian dapat ditransmisikan.
Pada penerima, logika yang sama digunakan. Karena setiap bit M itu dimasukkan ke
dalam register geser. Jika tidak ada kesalahan, register geser harus berisi pola bit untuk R pada
akhir M. Bit yang ditransmisikan R sekarang mulai tiba, dan efeknya adalah nol-out register
sehingga, pada akhir penerimaan, register berisi semua 0s.
Gambar 6.7 menunjukkan arsitektur umum implementasi register geser n CRC untuk
n
i
polinomial P (X) = ∑ ai X dimana a0 = a1 = dan semua ai sama dengan 0 atau 1.
i=0
Pada umumnya teknik yang digunakan untuk kontrol kesalahan yang didasarkan pada beberapa
hal berikut:
Error detection / Kesalahan deteksi : Seperti dijelaskan dalam bagian sebelumnya.
Positive acknowledgment (pemberitahuan Positif) : tujuan mengembalikan sebuah
pemberitahuan positif bahwa data berhasil diterima dan bebas dari kesalahan frame.
Retransmission after timeout / pengiriman ulang setelah timeout. Sumber
mentransmisikan kembali frame yang belum diakui setelah jumlah waktu yang telah
ditentukan.
Negative acknowledgment and retransmission : tujuan mengembalikan negatif
acknowledgment untuk frame ketika kesalahan terdeteksi. Sumber mentransmisikan frame
kembali.
Secara keseluruhan, semua mekanisme ini disebut sebagai automatic repeat request
(ARQ)/ permintaan mengulang otomatis. Pengaruh ARQ adalah untuk mengubah data link yang
tidak dapat dipercaya menjadi data yang handal/dapat di percaya.
Tiga versi ARQ yang telah distandarkan:
1) Stop-and-wait ARQ
2) Go-back-N ARQ
3) Selective-reject ARQ
Semua bentuk ini didasarkan pada penggunaan teknik kontrol aliran yang dibahas dalam Bagian
6.1.
Gambar 6.9 adalah contoh dari aliran frame untuk go-back-N ARQ. Karena propagasi
delay on line, dengan pewaktu ketika pemberitahuan (positif atau negatif) frames tiba kembali di
stasiun pengirim, hal itu sudah dikirim dua frame tambahan dari luar yang telah diakui. Jadi
ketika REJ diterima di frame 5, tidak hanya frame 5, tetapi frame 6 dan 7, harus dipancarkan
kembali. Jadi, pemancar harus menyimpan salinan dari semua frame yang tidak diakui.
Pada Bagian 6.1, kita menyebutkan bahwa untuk nomor urutan medan bit-k, yang
menyediakan berbagai nomor urutan 2k, ukuran jendela maksimum terbatas 2k - 1. Hal ini
berkaitan dengan interaksi antara kontrol kesalahan dan pemberitahuan. Dengan
mempertimbangkan bahwa jika data sedang dipertukarkan pada kedua arah, stasiun B harus
mengirimkan pernyataan terima kasih piggybacked ke frame A stasiun dalam frame data yang
dikirimkan oleh B, bahkan jika pemberitahuan telah dikirimkan; seperti yang telah kita sebutkan,
hal ini dikarenakan B harus menempatkan beberapa nomor di field pemberitahuan. Sebagai
contoh, asumsikan sedikit urut-3 (urutan nomor space = 8).
dapat digunakan sebagai bendera penutup untuk satu frame dan flag pembuka untuk berikutnya.
Pada kedua sisi-jaringan antarmuka pengguna, penerima terus mencari urutan bendera untuk
menyinkronkan pada awal frame. Meskipun menerima frame, stasiun terus mencari urutan akhir
dari frame. Namun, ada kemungkinan bahwa pola 01111110 akan muncul di suatu tempat di
dalam frame, sehingga menghancurkan level frame sinkronisasi. Untuk menghindari hal ini,
sebuah prosedur dikenal sebagai bit stuffing digunakan. Antara transmisi awal dan akhir flag,
pemancar akan selalu menyisipkan ekstra 0 bit setelah setiap kejadian lima kali 1 dalam frame.
Setelah mendeteksi flag memulai, penerima memonitor bit streamnya. Ketika sebuah pola lima 1
muncul, bit keenam diperiksa. Jika bit ini adalah 0, maka akan dihapus. Jika bit keenam adalah 1
dan bit ketujuh adalah 0, kombinasi diterima sebagai flag. Jika bit keenam dan ketujuh sama-
Dengan menggunakan bit stuffing, pola bit yang arbitrary (berubah-ubah) dapat
disisipkan ke dalam data field dari frame. Sifat ini dikenal sebagai transparansi data.
Gambar 6.11a menunjukkan contoh bit stuffing. Perhatikan bahwa dalam dua kasus
pertama, ekstra 0 tidak benar-benar diperlukan untuk menghindari pola flag, tapi sangat penting
untuk operasi algoritma. Perangkap bit stuffing juga diilustrasikan dalam angka. Ketika flag
digunakan baik sebagai akhir dan flag mulai, kesalahan 1-bit menggabungkan dua frame menjadi
satu, sebaliknya, kesalahan 1-bit di dalam frame bisa terbelah menjadi dua.
Gambar 6.11 Bit Stuffing
frame. field ini tidak diperlukan untuk link point-to-point, tapi selalu disertakan demi
keseragaman. Alamat field biasanya delapan bit panjangnya tetapi, dengan persetujuan
sebenarnya adalah multiple dari tujuh bit (Gambar 6.10b). bit yang paling tidak signifikan dari
setiap oktet adalah 1 atau 0, tergantung apakah itu akhir oktet atau bukan dari address field. Sisa
tujuh bit lainya dari setiap oktet membentuk bagian dari alamat tersebut. Alamat oktet tunggal
dari 11111111 ditafsirkan sebagai alamat semua stasiun baik di format dasar dan format yang
diperpanjang. Hal ini digunakan untuk memungkinkan bagian primer untuk membroadcast frame
HDLC mendefinisikan tiga jenis frame, masing-masing dengan format field kontrol yang
berbeda. Frame informasi (frame I) membawa data yang akan dikirimkan untuk pengguna
(logika di atas HDLC yang menggunakan HDLC). Selain itu, aliran dan kontrol kesalahan data,
menggunakan mekanisme ARQ, yang bersifat piggybacked pada frame informasi. Frame
supervisor (frame S) menyediakan mekanisme ARQ ketika piggybacked tidak digunakan. Frame
tak terbilang (frame U) memberikan fungsi kontrol link tambahan. Satu bit pertama atau dua bit
dari field kontrol berfungsi untuk mengidentifikasi tipe frame. Posisi bit yang tersisa tersebut
akan disusun dalam sub seperti yang ditunjukkan dalam Gambar 6.10c dan d. Penggunaannya
Perlu diketahui bahwa field kontrol dasar untuk frame S dan I menggunakan nomor
urutan 3-bit. Dengan perintah set-mode yang tepat, field kontrol yang diperpanjang dapat
digunakan untuk frame S dan I yang menggunakan nomor urutan 7-bit. U-frame selalu
Field informasi hanya terdapat dalam frame I dan beberapa frame U. Field dapat berisi
urutan bit tetapi harus terdiri dari sebuah angka integral oktet. Panjang field informasi adalah
Urutan cek frame (FCS) adalah kode pendeteksi error dihitung dari sisa bit dari frame,
eksklusif dari flag. Kode normal adalah 16-bit CRCCCITT dijelaskan dalam bagian sebelumnya.
Sebuah FCS 32-bit tambahan, menggunakan CRC-32, mungkin bekerja jika panjang frame atau
3.4.3 Operasi
Operasi HDLC terdiri dari pertukaran frame I, frame S, dan frame U antara dua stasiun. Berbagai
perintah dan tanggapan yang ditetapkan untuk frame jenis ini tercantum dalam Tabel 6.1. Dalam
menggambarkan operasi HDLC, kita akan membahas tiga jenis frame ini.
Operasi dari HDLC melibatkan tiga fase. Pertama, satu sisi atau lainnya menginisialisasi
link data sehingga frame dapat ditukar secara teratur. Selama tahap ini, pilihan yang akan
digunakan telah disepakati. Setelah inisialisasi, kedua sisi pengguna menukar data dan informasi
kontrol untuk melatih aliran dan kesalahan kontrol. Akhirnya, salah satu dari dua sisi sinyal
3.4.4 Inisialisasi
Inisialisasi dapat diminta oleh kedua sisinya dengan mengeluarkan salah satu dari enam
sebuah frame tak bernomor yang diketahui (UA) kembali ke sisi awal. Jika permintaan ditolak,
Ketika inisialisasi telah diminta dan diterima, maka sambungan logika dibuat. Kedua
belah sisi mungkin mulai mengirim data pengguna di frame I, dimulai dengan nomor urutan 0.
Field N(S) dan N(R) dari frame I adalah nomor urut yang mendukung kontrol aliran dan kontrol
kesalahan. Sebuah modul HDLC mengirimkan urutan dari frame I akan menomori mereka secara
berurutan, modul 8 atau 128, tergantung pada apakah nomor urutan 3 atau 7-bit yang digunakan,
dan tempat nomor urutan di N(S). N(R) adalah pemberitahuan untuk frame I yang diterima;
memungkinkan modul HDLC menunjukkan nomor frame I mana yang akan diinginkan
ditererima berikutnya.
Frame S juga digunakan untuk kontrol aliran dan kontrol kesalahan. Frame Ready
Receive (RR) digunakan untuk memberitahu frame I terakhir diterima dengan mengindikasikan
frame I berikutnya yang diharapkan. RR ini digunakan ketika tidak ada lalu lintas data pengguna
balik (frame I) untuk membawa pemberitahuan. Receive Not Ready (RNR) menyatakan sebuah
frame I, seperti halnya RR, tapi juga meminta entitas peer untuk menghentikan transmisi frame I.
Ketika entitas yang mengeluarkan RNR siap kembali, ia mengirimkan sebuah RR. REJ
menginisialisasi go-back-N ARQ. Hal ini mengindikasikan bahwa frame I terakhir diterima
sudah ditolak dan transmisi kembali semua frame I yang dimulai dengan nomor N(R) diperlukan.
Selektif menolak (SREJ) digunakan untuk meminta pengiriman ulang hanya satu frame.
3.4.6 Disconnect
Baik modul HDLC dapat memulai memutuskan, baik atas inisiatif sendiri jika ada
semacam kesalahan, atau atas permintaan pengguna layer yang lebih tinggi. HDLC
mengeluarkan pemutusan dengan mengirimkan frame pemutusan (DISC). Di sisi lain harus
Untuk lebih memahami operasi HDLC, beberapa contoh dihadirkan dalam Gambar 6.12. Dalam
diagram contoh, setiap arrow termasuk legenda yang menentukan nama frame, setting bit P/F,
dan, ketika sesuai, nilai-nilai merupakan nilai N(R) dan N (S). Pengaturan bit P atau F adalah 1
Gambar 6.12a menunjukkan frame yang terlibat dalam link setup dan pemutusan. Entitas
protokol HDLC untuk satu sisi mengeluarkan perintah SABM sisi ke sisi lain dan memulai
timer. Disisi lain, setelah menerima SABM, mengembalikan respon UA dan set variabel lokal
dan counter ke nilai awal mereka. Entitas yang memulai menerima respon UA, mengeset
variabel dan counter, dan menghentikan timer. Sekarang koneksi logika aktif, dan kedua belah
sisi dapat memulai transmisi frame. Sebaiknya timer berakhir tanpa tanggapan, originator akan
mengulang SABM, seperti yang diilustrasikan. Hal ini akan diulang sampai UA atau DM
diterima atau sampai, setelah diberi nomor dari percobaan, entitas berusaha memberikan inisiasi
dan laporan kegagalan sebuah manajemen entitas. Dalam kasus seperti itu, intervensi layer yang
lebih tinggi diperlukan. Gambar yang sama (Gambar 6.12a) menunjukkan prosedur disconnect.
Satu sisi mengeluarkan perintah DISC, dan yang lainnya merespon dengan respon UA.
Gambar 6.12b menggambarkan pertukaran full-duplex dari frame I. Ketika suatu entitas
mengirimkan nomor frame I berturut-turut tanpa data yang masuk, maka menerima nomor urut
diulang dengan sederhana (misalnya, I, 1, 1;I, 2, 1 di arah A ke B). Ketika suatu entitas
menerima nomor frame I berturut-turut tanpa frame keluar, maka nomor urut yang diterima
dalam frame keluar berikutnya harus mencerminkan aktivitas kumulatif (misalnya, I, 1, 3 di arah
B ke A). Perhatikan bahwa, selain frame I, pertukaran data mungkin melibatkan frame
supervisor.
Gambar 6.12 Contoh operasi HDLC
Gambar 6.12c menunjukan operasi yang melibatkan kondisi sibuk. Kondisi mungkin
timbul karena suatu entitas HDLC tidak mampu memproses frame I secepat mereka tiba, atau
pengguna yang dimaksud tidak mampu menerima data secepat mereka tiba dalam frame I.
Dalam kedua kasus, buffer penerima dari entitas terisi dan harus menghentikan masukan aliran
frame I, dengan menggunakan perintah RNR. Dalam contoh ini, Persoalan A pada RNR, yang
mengharuskan B untuk menghentikan transmisi frame I. Stasiun yang menerima RNR biasanya
akan menyelidiki stasiun sibuk pada beberapa interval periodik dengan mengirimkan sebuah RR
dengan set bit P; ini memerlukan sisi lainnya untuk merespon keduanya baik dengan RR atau
sebuah RNR. Ketika kondisi sibuk telah dibersihkan, A kembali RR, dan transmisi frame I dari B
dapat dilanjutkan.
6.12d. Dalam contoh ini, A mengirimkan frame I nomor 3,4, dan 5. Nomor 4 mengalami
kesalahan dan hilang. Ketika B menerima frame I nomor 5, membuang frame ini karena rusak
dan mengirimkan REJ dengan sebuah N(R) 4. Hal ini menyebabkan A memulai transmisi ulang
dari semua frame I yang dikirim, dimulai dengan frame 4. Hal ini mungkin terus mengirim frame
Dalam hal ini Misalnya, A mengirimkan frame I nomor 3 sebagai yang terakhir dalam urutan
dari frame I. Frame mengalami kesalahan. B mendeteksi error dan membuang itu. Namun, B
tidak dapat mengirim sebuah REJ, ini karena tidak ada cara untuk mengetahui apakah ini adalah
frame I. Jika kesalahan adalah terdeteksi dalam frame, semua bit dari frame yang dicurigai, dan
penerima tidak memiliki cara untuk bertindak atasnya. A, bagaimanapun, akan memulai timer
seperti frame yang ditransmisikan. Timer ini memiliki durasi cukup lama untuk rentang waktu
respon yang diharapkan. Ketika timer berakhir, pemulihan A dilakukan; ini biasanya dilakukan
dengan menyelidiki sisi lain dengan perintah RR dengan set bit P, untuk menentukan status sisi
lain. Karena penyelidikan menuntut respon, entitas akan menerima frame yang mengandung
N(R) field dan dapat dilanjutkan. Dalam hal ini, respon menunjukkan bahwa frame 3 hilang,
Selain HDLC, ada beberapa data link kontrol protokol lainnya yang penting. Gambar
6.13 mengilustrasikan format frame, dan bagian ini menyediakan singkat ikhtisarnya.
3.5.1 LAPB
LAPB (Link Access Prosedur, Balanced) telah dikeluarkan oleh ITU-T sebagai bagian
dari X.25 nya paket switching standar antarmuka jaringan. Ini adalah subset dari HDLC yang
menyediakan hanya modus seimbang asynchronous (ABM), dirancang untuk hubungan point-to-
point antara system pengguna dan node jaringan paket switching. Format framenya sama dengan
HDLC.
3.5.2 LAPD
LAPD (Link Access Prosedur, D-Channel) dikeluarkan oleh ITU-T sebagai bagian dari
set rekomendasi pada ISDN (Integrated Services Digital Network). LAPD menyediakan data link
kontrol atas saluran D, yang merupakan saluran logika pada pengguna ISDN interface.
Ada beberapa perbedaan utama antara LAPD dan HDLC. Seperti LAPB, LAPD dibatasi
untuk ABM. LAPD selalu menggunakan nomor urut 7-bit; nomor urut 3-bit tidak
diperbolehkan. FCS untuk LAPD selalu CRC 16-bit. Akhirnya, field alamat untuk LAPD adalah
field 16-bit yang benar-benar berisi dua sub alamat: satu digunakan untuk mengidentifikasi salah
satu dari kemungkinan beberapa perangkat di sisi pengguna antarmuka, dan yang lain digunakan
untuk mengidentifikasi salah satu dari beberapa kemungkinan logika LAPD pada pengguna sisi
antarmuka.
LLC merupakan bagian dari keluarga standar IEEE 802 untuk operasi pengendalian atas
lokal area network (LAN). LLC tidak beberapa fitur yang ditemukan di HDLC dan juga
Perbedaan paling jelas antara LLC dan HDLC adalah perbedaan frame format. fungsi
kontrol Link dalam kasus LLC sebenarnya dibagi antara dua lapisan: lapisan kontrol akses
medium (MAC), dan lapisan LLC, yang beroperasi di atas lapisan MAC.
Gambar 6.13c menunjukan struktur gabungan frame MAC/LLC; bagian yang diarsir
sesuai dengan field yang dihasilkan pada lapisan LLC, bagian yang tidak diarsir adalah bagian
awal dan gabungan frame MAC. Lapisan MAC mencakup alamat sumber dan tujuan untuk
perangkat yang melekat pada LAN. Dua alamat diperlukan karena tidak ada konsep primer dan
sekunder dalam lingkungan LAN, sehingga keduanya baik pengirim dan penerima harus
diidentifikasi. Kesalahan deteksi dilakukan pada tingkat MAC, menggunakan CRC 32-bit.
Akhirnya, ada beberapa pengendalian fungsi khusus untuk menengah akses kontrol yang
Pada lapisan LLC, ada empat field. Tujuan dan sumber layanan akses poin (DSAP dan
SSAP), mengidentifikasi pengguna logika dari LLC pada sumber dan tujuan sistem. Field
kontrol LLC memiliki format yang sama dengan HDLC, terbatas pada nomor urutan 7-bit.
Secara operasional, LLC menyediakan tiga bentuk pelayanan. Layanan mode sambungan
adalah sama dengan ABM dari HDLC. Dua layanan lainnya, connectionless tak diakui dan
connectionless diakui.
Frame relay adalah fasilitas data link control yang dirancang untuk memberikan
kemampuan yang efisien untuk digunakan pada network packet-switched dengan kecepatan yang
lebih tinggi. Hal ini digunakan sebagai pengganti X.25, yang terdiri dari protokol data link
Data link control protokol yang ditetapkan untuk frame relay LAPF (Link Access
Prosedur untuk Layanan Pembawa Frame-Mode). Sebenarnya ada dua protokol: DNS protokol,
yang memiliki fitur mirip dengan HDLC, dan protokol inti, yang merupakan subset dari protokol
kontrol.
Ada beberapa perbedaan utama antara protokol kontrol LAPF dan HDLC. Seperti LAPB,
LAPF kontrol dibatasi untuk ABM. Kontrol LAPF selalu menggunakan nomor urut 7-bit; nomor
urut 3-bit tidak diperbolehkan. FCS untuk kontrol LAPF selalu CRC 16-bit. Akhirnya, field
alamat untuk pengendalian LAPF adalah dua, tiga, atau empat oktet panjangnya, berisi 10-bit,
16-bit, atau 23-bit DLCI (data link identifier connection). DLCI mengidentifikasi hubungan
logika antara sistem sumber dan tujuan. Selain itu, field alamat berisi bit kontrol yang berguna
Inti LAPF terdiri dari flag yang sama, alamat, informasi, dan field FCS sebagai kontrol
LAPF. Perbedaannya adalah bahwa tidak ada field kontrol untuk inti LAPF. Jadi, tidak ada cara
melakukan aliran dan kontrol kesalahan, yang menghasilkan operasi lebih efisien.
Seperti frame relay, ATM dirancang untuk memberikan kemampuan transfer data-
streamline di seluruh jaringan berkecepatan tinggi. Tidak seperti frame relay, ATM tidak
didasarkan pada HDLC. Sebaliknya, ATM didasarkan pada format frame yang baru, yang
dikenal sebagai sel, yang menyediakan pengolahan minimum overhead. Sel memiliki panjang
Ariyus, Dony dan Rum Andri K.R. 2008. Komunikasi Data. Yogyakarta : Penerbit ANDI
Stallings, William. 2001. Komunikasi Data dan Komputer, Dasar-dasar Komunikasi Data.
Jakarta : Salemba Teknika.
Stallings, William. 2003. Data and Computer Communications .Fifth Edition. Scanned by:Ing.
Christian Flores, Ing. Daniel Ochoa, & Ing. Oscar Strempler. Raza Communiciones.