Professional Documents
Culture Documents
TEKNIK DIGITAL
By : Budic Utom
http://nisguru.blogspot.com
Pengertian Dasar
Volt
0 T/ms
1
Gambar 2 Perjalanan signal digital.
Tampilan nilai besaran tertentu dalam bentuk angka-angka dikenal juga dengan nama
tamplian digital, biasanya digunakan pada alat-alat ukur listrik dan elektronik.
Dengan tampilan digital kita akan sangat mudah menentukan suatu besaran karena
dapat langsung dibaca dalam bentuk angka (penunjukan lebih pasti), sedangkan pada
tampilan analog kita harus membuat interpretasi lebih dahulu (cenderung pada harga
perkiraan)
1.3. Binari dan Kondisi Logika
Besaran digital biasa dikenal juga dengan istilah binary yang memiliki 2 (dua) kondisi
yaitu on dan off, 1(satu) atau 0(nol). Kondisi logika signal digital dinyatakan dengan
besar tegangan, besar tegangan tersebut tergantung dari peralatan yang digunakan
Transistor-Transistor-Logic (TTL) menggunakan tegangan 5 volt, CMOS menggunakan
tegangan sampai 12 volt untuk menyatakan logika 1(satu) dan 0 volt untuk
menyatakan logika 0(nol).
volt
0 T/ms
Gambar 4 Kondisi signal digital.
Kondisi ini identik dengan:
pintu tertutup pintu terbuka
transistor on transistor off
dioda on dioda off
lampu nyala lampu padam
Pada teknik digital elektronik umumnya menggunakan beberapa alternatif tegangan
untuk menyatakan logika 1(satu) atau 0(nol), sebagi berikut:
+ 2 Volt 0 Volt (Gnd)
+ 5 Volt 0 Volt (Gnd)
+ 5 Volt - 5 Volt
+ 12 Volt 0 Volt
0 Volt - 12 Volt
Kondisi tegangan biner dberikan toleransi, misal untuk logika 1 tegangan antara 4
sampai 5,5 volt dan untuk logika 0 antara 0 volt sampai 0,8 volt.
Volt
5,5
High
4,5
Low
0,8 T/ms
Process Variable
(analog)
Measuring Analog/Digital Central
device Conversion Processor
(analog) (digital) (digital)
Adjusts
(analog) Process
Digital/Analog Controller Variable
Conversion
4 5 2 1
1 0 1 1 0
Desimal Biner
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
2.2. Konversi Bilangan Biner ke Desimal
Untuk mengkonversi bilangan biner ke desimal adalah sangat mudah, yaitu seperti
yang kita lakukan pada struktur bilangan biner diatas. Setiap tingkatan harga bilangan
biner 1 atau 0 dikalikan dengan pengali dan dijumlahkan, maka akan didapatkan harga
desimalnya.
Berikut merupakan contoh konversi bilangan biner 11110 ke desimal ternyata
didapatkan hasil 30.
16 8 4 2 1 Pengali
24 23 22 21 23 Tingkatan
1 1 1 1 0 Bilangan
Tingkatan dalam biner menunjukan besar pengali dalam konversi dan dituliskan
sebagai berikut:
15 0 1 1 1 1
23 1 0 0 1 1
31 1 1 1 1 1
15 – 8 = 7 1
7–4=3 1 hasil konversi adalah 11112
3–2=1 1
1–1=0 1
23 – 16 = 7 1
7– 8= 0
7– 4=3 1 hasil konversi adalah 101112
3– 2=1 1
1– 1=0 1
31 – 16 = 15 1
15 – 8 = 7 1
7–4=3 1 hasil konversi adalah 111112
3–2=1 1
1–1=0 1
4,25 1 0 0 0 1
11,5625 1 0 1 1 1 0 0 1
22,6875 1 0 1 1 0 1 0 1 1
22,6875 – 16 = 6,6875 1
6,6875 – 8 = ---- 0
6,6875 – 4 = 2,6875 1
2,6875 – 2 = 0,6875 1
0,6875 – 1 = ---- 0 Hasil konversi 10110,1011
0,6875 – 0,5 = 0,1875 1
0,1875 – 0,25 = ---- 0
0,1875 – 0,125 = 0,0625 1
0,0625 – 0,0625 =0 1
4, 25 (0) 1 0 0, 0 1
6, 25 (1) 0 0 1, 1 1+
-2 (1) 1 1 0, 0 0
2. Komplemen -1
Cara : Dengan mengubah digit “0” menjadi “1” dan sebaliknya digit “1” diubah
menjadi digit “0”. Pada LSB tidak perlu ditambah digit “1”.
Kurangkan 1 1 1 02 dari 1 0 1 02
10 (0) 1 0 1 0
14 (1) 0 0 0 1 + Komplemen -1 dari 1 1 1 02
-4 0 (1) 1 0 1 1
0+
(1) 1 0 1 1 Komplemen -1 dari (0) 0 1 0 02
2.9. Binary Code Decimal (BCD)
BCD merupakan cara penulisan bilangan biner dengan bilangan desimal, setiap 4 bit
bilangan biner dikodekan dengan 1 bilangan desimal (tetrade). Sedangkan nilai
bilangan adalah tetap seperti yang ada pada bilangan biner.
Berikut merupakan contoh penulisan biner dengan menggunakan BCD:
0010 0011 1001 Biner
2 3 9 BCD
4096 512 64 8 1
84 83 82 81 80
3 0 7
3x64 + 0x8 + 7x1
199 192 + 0 + 7
3.2. Konversi Biner ke Oktal
Bilangan biner dikelompokan menjadi tiga-tiga digitnya kemudian dituliskan nilainya,
maka konversi biner ke oktal kita peroleh:
010 011 001 Biner (010 011 001)2
2 3 1 Oktal (231)8
Untuk bilangan Hexa berlaku hukum yang sama dengan bilangan desimal berdasarkan
tingkatan pengalinya adalah sebagai berikut:
3 0 8
A 41 100 0001
M 4D 100 1101
M 6D 110 1101
@ 40 100 0000
? 3F 011 1111
0 30 011 0000
) 29 010 1001
“ 22 010 0010
Dalam table ASCII biasanya dilengkapi dengan informasi BIN (kode 7 bit biner untuk
ASCCI), DEC (ekuivalen 3 digit desimal 0 s/d 127) dan HEX (ekuivalen 2 digit Hexa 00
s/d 7F).
Most Significant Bit
HEX 0 1 2 3 4 5 6 7
HEX BIN 000 001 010 011 100 101 110 111
kedua saklar dalam kondisi on dan mati apabila salah satu off. Dalam teknik digital
rangkaian gerbang AND digambarkan sebagai berikut:
A A 0
&
Q 0
Q
0
B B
B A Q
0 0 0
0 1 0
1 0 0
1 1 1
Secara elektronik dibangun dari Dioda dan Resistor seperti pada gambar 2b, dimana
saat semua atau salah satu input terhubung ke 0 volt (logika 0) maka Y = 0. Hal ini
dikarenakan arus mengalir dari Vcc melalui R terus ke dioda dan ke ground, sehingga
tegangan pada dioda 0,6 volt maka tegngan pada Y = 0,6 volt atau logika 0.
Sebaliknya saat semua input dioda diberi logika 1 atau tegangan 5 volt, maka Y akan
berlogika 1 atau bertegangan 5 volt karena tidak ada arus mengalir pada dioda dan
satu-satunya arus hanya dari Vcc melalui R menuju ke Y.
+5V
A
B
Q
A A 0
>=1
Q Q
0
B B
Standar Amerika Standar IEC 0
B A Q
0 0 0
0 1 1
1 0 1
1 1 1
Secara elektronik dibangun dari Dioda dan Resistor seperti pada gambar 4b, dimana
saat semua input terhubung ke 0 volt (logika 0) maka Y = 0 atau 0 volt karena tidak
ada tegangan positip yang mengalir pada Y. Sebaliknya saat salah satu input dioda
diberi logika 1 atau tegangan 5 volt, maka Y akan berlogika 1 atau bertegangan 5 volt
hal ini terjadi karena dioda diberi arus maju dan membentuk pembagi tegangan
dengan R.
+5V
A
B
Q
Q = A∨ B atau Q = A +B
6.3. Gerbang Dasar NOT (Negasi)
Ungkapan berikut menunjukan negasi NOT, bila adik saya datang kita tidak akan
berangkat ke Jakarta hari ini. Hal ini mengindikasikan bahwa bila adik datang kita tidak
akan pergi, akan tetapi bila adik tidak datang maka kita akan pergi ke Jakarta.
Dengan demikian Adik dan pergi ke Jakarta adalah dua hal yang mempunyai dua
kondisi yaitu ada dan tidak ada, pergi atau tidak pergi dan selalu berkondisi kebalikan.
Dalam teknik logika ada dan pergi dinyatakan dengan logika 1 dan tidak ada atau tidak
pergi dinyatakan dengan logika 0
Hal yang sama terjadi pada rangkaian listrik yang menggunakan 1 saklar untuk
menyalakan atau mematikan lampu, kondisi lampu akan menyala bila saklar dalam
kondisi off dan mati apabila saklar dalam kondisi on. Dalam teknik digital rangkaian
gerbang NOT digambarkan sebagai berikut:
A 1 Q
A Q
A Q
0 1
1 0
Rangkaian dasar elektronika gerbang Not dibangun dari sebuah transistor (Q1), dalam
gambar 6b. dibuat dari transistor jenis NPN. Dimana bila A =1 atau 5 volt maka
transistor Q1 akan on yang berarti Y=0 atau 0 volt, begitu pula saat A =0 atau 0 volt
maka Q1 akan off sehingga Y = 1 atau bertegangan = Vcc volt. Dari kondisi
pensaklaran elektronik tersebut merupakan fungsi dari gerbang not.
+5V
A
Q=A
B B
A 0
&
Kombinasi gerbang AND dan NOT 0
Q
0
B
Gerbang NAND
Gambar 13. Simbol Gerbang NAND
Tabel kebenaran untuk gerbang NAND adalah sebagai berikut:
B A Q
0 0 1
0 1 1
1 0 1
1 1 0
B B
A 0
>=1
0
Q
0
Gerbang NOR
Gambar 14. Simbol Gerbang NOR
Tabel kebenaran untuk gerbang NOR adalah sebagai berikut:
B A Q
0 0 1
0 1 0
1 0 0
1 1 0
Q = A∨ B atau Q = A +B
A A 0
Q =1
Q
0
B B
0
B A Q
0 0 0
0 1 1
1 0 1
1 1 0
Q = ( A ∧ B) ∨ ( A ∧ B)
7. Rangkaian Elektronik Gerbang
Uraian pada sesi ini hanya secara fungsi dari rangkaian, untuk uraian secara teoritis
perhitungan dalam mencara arus atau tegangan dapat dilakukan pada pembahasan
tentang Transistor
7.1. Transistor-Transistor Logic (TTL)
Pensaklaran pada TTL memanfaatkan proses pembuatan yang murah yaitu dengan
menerapkan rangkaian transistor emitor ganda dalam fabrikasi Icnya. Topologi
rangkaian TTL dapat dilihat pada gambar 10, yaitu emitor Q1 berfungsi sebagai saluran
input dan Q2, Q3 berfungsi sebagai penguat sinyal yang dihasilkan oleh Q1. Emitor –
kolektor Q1 berfungsi sebagai diode, sehingga saat salah satu input diberi logika 0
maka pada kolektor akan berlogika 1. Bila semua input pada emitor Q1 diberi logika 1,
maka kolektor akan berlogika 1 pula dengan demikian fungsi tersebut adalah fungsi
AND.
Fungsi Q2 dan Q3 sebagai fungsi penguat dan sinyal input pada basis Q2 dikuatkan
untuk diumpankan pada Q3 melalui emitor Q2, dengan demikian sinyal diterima oleh Q3
dengan fasa yang sama. Kemudian oleh Q3 dikuatkan dan dikeluarkan melalui kolektor,
dengan demikian sinyal dibalikan dengan demikian merupakan fungsi NOT. Dari
rangkaian secara keseluruhan merupakan fungsi NAND.
A=0 A=1
0 1
0.0=0 0+0=0
0.1=0 0+1=1
1.0=0 1+0=1
1.1=1 1=0
1+1=1
0=1
1. A 2. A
A.0=0 0 A.1=A A
0 1
A A
0 A
0 1
3. A 4. A
A.A=A A A.A=0 0
A A
A
A
0
A
A
A
Gambar 21. Hukum Penjalinan AND
6.
5.
A+1=A A 1 1
A+0=A A 0 A
A
A 1
A
1
0
8.
7.
A+A=1 A A 1
A+A=A A A A
A A
A 1
A A
A C
B A
A B C C A B
C B
Q=A.B.C=C.A.B Q=A+B+C=C+A+B
Hukum asosiasi pada prisipnya adalah adanya hubungan keterikatan antara variable
dalam satu persamaan aljabar boole, hukum ini berlaku untuk gerbang AND atau
gerbang OR. Berikut merupakan hukum asosiasi:
A A (A . B)
Q
B
B Q
(B . C)
C C
Q = A . (B . C) = ( A . B) . C
Q = A + (B + C) = ( A + B) + C
Asosiasi penjalinan OR
A A A A B B
A
B C B C A C C
(A . B)+(A . C) = A . ( B + C) (A + B) . (A + C) = A + ( B . C)
Q = (A . B) = A + B
De Morgan yang kedua (NOR) adalah sebagai berikut:
Q = (A + B) = A . B
Contoh : Q=A.B+A.B
Penyelesaian dari contoh ini dilakukan dengan menggunakan hukum de morgan 1
karena A NAND B dan NOT A NAND B, sehingga kita dapatkan:
Q=A.B+A.B
=A+B+A+B
=A+B+A+B
=A+A+B+B
Hasil terakhir ternyata NOT A dan A dalam jalinan OR dan NOT dengan NOT B dalam
jalinan OR, berdasarkan hukum yang terdahulu dapat disederhanakan sebagai berikut:
Q =A+A+B+B
B+B=B
A+A=1
A A
B A.B A.B
B A.B A.B
Koordinat antara A dan B merupakan konjungsi, biasanya bernilai 0 atau 1, untuk
menuliskan aljabar boole diambil kotak bernilai 1 saja:
Q A A
B 0 0
1 1
B
Dari tabeldidapatkan: Q = ( A • B) + ( A • B)
Q A A
B 1 1
0 1
B
Dari tabeldidapatkan: Q = ( A • B) + ( A • B) + ( A • B)
Dalam K-Map dapat pula diterapkan system kelompok mendatar atau kelompok
vertical, berikut menunjukan pengelompokan mendatar dan vertical.
Pengelompokan mendatar:
Q A A
B 1 1
0 0
B
Q = ( A • B) + ( A • B)
Q = B • ( A + A)
Q = B •1= B
Pengelompokan vertikal:
Q A A
B 1 1
1 0
B
Q = ( A • B) + ( A • B)
Q = A • (B + B )
Q = A •1= A
Pengelompokan kombinasi:
Q A A
B 1 1
1 1
B
Q = (A • B) + (A • B) + (A • B) + (A • B)
Q = [ A • (B + B )] + [ A • (B + B )]
Q = ( A • 1) + ( A • 1)
Q = A + A = 1
A A
B A.B.C A.B.C A.B.C A.B.C
A A
B 1 1 B.C
B
C C C
A A
B 1 1 C
1 1
B
C C C
Adapun cara berikut tidak diijinkan:
A A
B 1 1 1
1
B
C C C
Q A A
B 0 0 1 1
1 0 0 1
B
C C C
Persamaan aljabar boole berdasarkan data pada K-Map adalah:
Q = ( A • B • C) + ( A • B • C) + ( A • B • C) + ( A • B • C)
Q = ( A • B) + (B • C)
Operasi Sistem Sekuensial
1. Pengantar
Elektronik digital tidak dapat dipisahkan dengan kehidupan kita saat ini, hampir semua
sector kehidupan kita sering ditemui elektronik digital mulai dari jam digital, CD digital, VCD,
kontrol digital pada elavator, mesin penjual otomatis dsb.
Permasalahan yang ada untuk rangkaian pengendali sederhana menggunakan logika dasar
seperti gerbang AND, OR, NAND, NOR, EXOR atau kombinasi darinya adalah tidak adanya
memori. Sehingga rangkaian memberikan aksi pada output setiap kali ada signal input, jadi
tidak dapat memegang satu kondisi tertentu untuk melakukan aktivitas yang lebih komplek
sehubungan dengan banyak perubahan input. Dalam sebuah sistem sangat diperlukan
untuk memegang kondisi logika, oleh karena itu diperlukan pencatat logika. Berikut sebuah
contoh rangkaian sistem penghitung:
• Untuk menkondisikan tampilan nol dapat dilakukan dengan menkan tombol reset.
Dari uraian tersebut kita dapat melihat contoh sederhana sebuah sistem digital yang
dilengkapi dengan penyimpanan data yaitu melalui Flip-flop 74HCT75.
2. RS-Flip-Flop
Mikrokontroler, mikroprosesor dan komputer memerlukan tempat penyimpanan data dalam
biner 1 atau 0, untuk itu diperlukan rangkaian digital yang dapat melakukan tugas tersebut.
Sebagai contoh sebuah komputer generasi 486 memerlukan 32 bit dan sebuah komputer
generasi Pentium memerlukan 64 bit, yang berarti diperlukan tempat penyimpanan 64
tempat untuk nilai biner 0 atau 1.
Tempat penyimpanan digital dalam melaksanakan proses digunakan rangkaian digital yang
dikenal dengan nama Flip-flop, saat menerima input akan terjadi Flip yaitu output diset pada
satu kondisi dan saat menerima input berikutnya terjadi Flop yaitu output diset kembali pada
kondisi sebelumnya. Bergulingnya kondisi output diakibatkan oleh adanya perubahan
kondisi kedua input, oleh karena itu kedua input disebut dengan Set dan Reset.
Berikut merupakan rangkaian Flip-flop dengan menggunakan gerbang NAND dan
menggunakan gerbang NOR, perbedaan dari kedua Flip-flop adalah pada NAND tidak
diijinkan adanya Set = 0 dan Reset = 0, pada NOR tidak diijinkan adanya Set = 1 dan Reset
= 1. Pada Flip-flop kondisi yang diinginkan adalah antara kedua output selalu memiliki nilai
biner yang berlawanan, yaitu Q = 1 maka Q = 0 atau sebaliknya Q = 0 maka Q = 1 dengan
demikian nilai biner dapat dipegang.
Bergulingnya nilai 0 ke 1 atau 1 ke 0 pada output Flip-flop adalah berdasar Set dan Reset
yang diberikan pada input (lihat pada table kebenaran).
Gerbang NOR
S R Q Q
0 0 memegang memegang
0 1 0 1
1 0 1 0
1 1 Tidak boleh Tidak boleh
Gerbang NAND
S R Q Q
0 0 Tidak boleh Tidak boleh
0 1 0 1
1 1 0
1 1 memegang memegang
3. Clocked RS-Flip-flop
Rangkaian logika berikut menggambarkan RS-FF, hanya pada saluran R dan S kita
gunakan sebuah saklar dimana salah satu R atau S selalu terhubung dengan ground dan
padanya dipasang resistor 100K sebagai pull up. Dengan demikian kondisi output akan
selalu pada kondisi diset atau direset, rangkaian ini dikenal dengan standar bistabil
multivibrator karena begitu ada perubahan pada input akan langsung merubah kondisi
output.
Dalam rangkaian digital elektronik dibutuhkan adanya sinkronisasi antara satu bagian
dengan bagian lainnya, untuk itu digunakan clocked Flip-flop yang mana perubahan pada
input tidak dapat langsung merubah outputnya menunggu sampai adanya clock sinkronisasi.
Clock ini merupakan signal referensi kerja sistem dan disebut clock pulsa.
Input D merupakan input kendali tunggal yang menentukan kondisi output FF sesuai dengan
tabel diatas, dan kondisi ini dicapai bilamana clock input pada transisi positif seperti yang
diilustrasikan pada gambar 7c. Jadi setiap kali terjadi transisi positip pada input clock akan
membuat perubahan pada output sesuai dengan data yang ada pada input dan pada terjadi
transisi negatif pada clock tidak akan memberikan dampak apa-apa pada output. Namun
demikian terdapat pula D flip-flop dengan perubahan input saat terjadi transisi negatif pada
clock.
Pada gambar 7c dapat dilihat perubahan output akibat adanya clock pada transisi positif dan
terlihat bahwa sinyal output sama dengan sinyal data yang dimasukan (D).
Rangkaian D-FF dapat dibangun dari RS-FF atau JK-FF seperti gambar berikut:
Berikut ini merupakan D-Latch, yang rangkaiannya dibangun seperti pada gambar 10 dan
cara kerjanya sebagai berikut:
1. Ketika input clock Low pada input D tidak ada efek selama input Clear pada NAND
FF tetap High.
2. Ketika input clock transisi ke High maka input D akan menghasilkan output sesuai
dengan kondisi data pada D.
SET RESET E D Qn Qn + 1
1 1 1 0 0 0
I 1 1 0 1 0
1 1 1 1 0 1
1 1 1 1 1 1
0 1 X X X 1
1 0 X X X 0
0 0 X X X Tak
terdefinisikan
Tabel kebenaran D-Flip-flop
Perbedaan antara clocked D-FF dan Latch D-FF adalah, untuk clocked D-FF kondisi output
berubah saat clock pada posisi pojok transisi dan output tidak berubah pada posisi clock
yang lain. Sedangkan Latch D-FF output berubah sesuai dengan input D manakala input
clock pada kondisi High.
Apabila diinginkan input data langsung ditransfer ke output maka pada saluran E(enable)
dihubungkan langsung ke +5 Volt atau selalu High, rangkaian ini disebut Transparan Latch.
6. J-K Flip-flop
JK Flip-flop juga merupakan rangkaian edge triggering seperti halnya D-FF, akan tetapi
output JK-FF akan berubah jika ada clock pada rangkaian.
Berikut merupakan rangkaian JK-FF yang dibangun dari sebuah RS-FF dengan
menambahkan 2 gerbang AND didepannya. Adapun fungsi rangkaian adalah untuk
memperbaiki kondisi RS-FF, yaitu saat S=1 dan R=1 pada SR-FF yang dibuat dari NOR
tidak diperkenankan maka pada JK-FF dibuat NOT Q.
Sehingga fungsi rangkaian saat J=0 dan K=0 maka Q akan memegang kondisi sebelumnya,
saat J=1 dan K=0 maka Q=1, saat J=0 dan K=1 maka Q=0 dan saat J=1 dan K=1 maka Q
sama dengan NOT Q. Berikut merupakan table kebenaran JK-FF dari NOR SR-FF:
K J Qn+1 J K CLK Q Q
0 0 Qn 0 0 Tetap Tetap
0 1 1 0 1 0 1
1 0 0 1 0 1 0
1 1 Qn 1 1 toggle toggle
a. Tabel kebenaran
Kondisi Memegang Ketika J = 0 dan K = 0, walaupun ada clock output akan tetap
Kondisi Toggle Ketika J =1 dan K = 1, dengan adanya clock maka output toggle
Dengan memberikan logika J = 1 dan K = 1, maka setiap kali diberikan clock pada output
akan berguling (toggle) sehingga output JK-FF merupakan pembagi 2 (dua) dari clock yang
masuk. Rangkain JK-FF dengan kondisi J=1 dan K=1 sering disebut dengan rangkaian T-
FF. Dalam aplikasinya bila T-FF diinginkan sebagai pembagi 4 (empat) maka diperlukan 2
JK-FF yang diseri, atau dengan menserikan 3 JK-FF akan diperoleh pembagi 8(delapan).
IC TTL yang berisi JK-FF adalah 7473 atau 74HCT73, dimana satu IC berisi 2 JK-FF yang
dilengkapi dengan saluran Reset atau sering juga disebut dengan Clear. Bila IC ini
digunakan sebagai pembagi frekuensi, maka pin J-K diberi High dan CP1 disambung ke
Clock sedangkan pin 12 disambung ke pin 5. Dengan demikian pada pin 12 Clock terbagi 2
dan pada kaki 9 Clock terbagi 4.
1. Register
Register merupakan rangkaian flip-flop yang berfungsi sebagai memori untuk menyimpan
data sementara dalam system digital, dan untuk membantu proses transmisi data dari satu
lokasi ke lokasi lain. Beberapa tipe register sudah banyak dikemas dalam sebuah IC,
sehingga dengan cepat dapat diaplikasikan.
Gambar 45 merupakan Data Latching Register yang menggunakan D-FF (D Latching Flip-
flop), berikut memberikan ilustrasi register 4-bit latching dimana clock disambungkan sacara
parallel untuk setiap D-FF, dengan demikian saat clock pada kondisi High maka output
mengikuti logika input dan saat clock berubah dari High ke Low output D-FF memegang
kondisi logika input tersebut. Pada kondisi clock Low walaupun input datanya berubah-ubah
tetap tidak berpengaruh terhadap output.
2. Shift Register
Jika kita perhatikan register pada IC 74HCT373 dimana sistem input parallel dan output juga
parallel (PIPO), sedangkan konstruksi dalam Shift register merupakan register dimana D-FF
sebagai penyimpan data dihubungkan secara seri yaitu output D-FF1 dihubung ke input D-
FF2 dan output D-FF2 dihubungkan ke D-FF3 dst. Bila dibandingkan dengan gambar 47
juga memberikan ilustrasi shiftregister dan merupakan gambar rangkaian internal IC
74HCT164 yang dilengkapi dengan buffer output Q parallel, saluran clock, reset, dan data
input Da serta Db secara serial (SIPO).
CP MR S1 S0 DSR DSL Dn Q0 Q1 Q2 Q3
Reset X L X X X X X L L L L
Holding data X H L L X X X Q0 Q1 Q2 Q3
Geser kiri H H L X L X L
H H L X H X H
Geser kanan H L H L X X L
H L H H X X H
Input paralel H H H X X
Dari gambar diatas merupakan jam digital yang terdiri dari penampil BCD dan dilengkapi
dengan Ripple counter yang terdiri dari flipflop pembagi frekuensi, penghitung naik,
penghitung turun dan Modulus.
a. Pembagi Frekuensi
Penghitung digital merupakan rangkaian yang menghasilkan output dalam biner secara
sekuensial sebagai aksi karena adanya clock, gambar berikut memberikan ilustrasi D-FF
sebagai pembagi 2 (dua).
Pada saat sumber listrik dihidupkan Q dalam kondisi logika 0 dan Q = 1, D =1 dengan
adanya clock pertama Q akan sama dengan D sehingga Q = D = 0. Demikian seterusnya
sehingga setiap dua kali clock diberikan maka output Q terjadi satu ----kali clock, jadi
rangkaian berfungsi sebagai pembagi 2 (dua).
CLK Qc Qb Qa Count
Reset(O) 0 0 0 0
1 0 0 1 1
2 0 1 0 2
3 0 1 1 3
4 1 0 0 4
5 1 0 1 5
6 1 1 0 6
7 1 1 1 7
8 0 0 0 0
9 0 0 1 1
Tabel kebenaran penghitung naik 3-bit
Dari tabel kebenaran dapat kita lihat bahwa penghitung mulai hitungan dari 000, 001 ….,111
dan kembali lagi 000, 001 dst. Bila ditambahkan flip-flop lagi maka penghitung menjadi 4
tingkat yang berarti peningkatan 2 kali yaitu memiliki modulus 16.
Untuk penghitung 2 tingkat memiliki modulus 4, 3 tingkat memiliki modulus 8, 4 tingkat
memiliki modulus 16, 5 tingkat memiliki modulus 32 dst.
dinyatakan dalam rumus : Modulus = 2n
• Dari timing diagram kita dapat lihat bahwa saat diberi Reset maka semua output
berlogika 0, dan bila Reset diberi logika High hitungan siap dimulai.
• Awal clock sisi positif akan membuat QA = High yang berarti berubah dari Low ke
High, hal ini memberikan clock pada JK-FF kedua sehingga QB = High. Berlaku hal
yang sama untuk QC dan QD, data output terbaca 1111 (15 desimal).
• Clock berikutnya akan membuat toggle pada QA = 0 oleh karena perubahan QA dari
High ke Low maka pada QB tidak ada perubahan, begitu pula untuk QC dan QD.
Dengan demikian pada output akan terbaca 1110 (14 desimal), hal ini menunjukan
proses hitungan turun.
• Clock ketiga dan seterusnya akan mengaktifkan rangkaian sebagai penghitung turun.
e. Penghitung Naik/Turun
Penghitung turun memanfaatkan Clock transisi Low ke High dan output Q dari JK-FF
pertama disambungkan ke Clock JK-FF berikutnya, untuk penghitung naik Clock di inverting
sehingga didapat hitungan 0000 s/d 1111. Melalui prinsip ini kita dapat membangun
kombinasi dari keduanya yaitu penghitung naik dan turun, adapun rangkaian dapat dilihat
pada gambar 55.
Kita beri logika Low pada saluranLOAD , berikan logika pada D1 = High, D2 = High dan D0 =
Low, D3 = Low dengan demikian maka data 0110 ditempatkan pada output Q.
c. Timing Diagram
Gambar 32. Pembagi N=10
MSB LSB
CLK QD Qc QB QA
0 0 0 0
1 0 0 0 1
2 0 0 1 0 QB = 1, QD = 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0 QB = 1, QD = 0
7 0 1 1 1
8 1 0 0 0 QD = 1 , QB = 0
9 1 0 0 1
10 1 0 1 0 QD = 1 , QB = 1 (Reset)
0 0 0 0
g. Waktu Propagasi
Problem yang muncul dengan penghitung asinkron diatas adalah adanya propagation delay
pada setiap Flip-flop, sebagai contoh pada pembagi 50 dibutuhkan 6 buah JK-FF atau D-FF.
Berdasarkan data book untuk IC jenis ini memerlukan 15 atau 16 ns untuk setiap flip-flop,
oleh karena itu didapatkan perlambatan penghitung sebesar 6x16 = 96 ns.
Hal ini berarti output terakhir akan berubah setelah beberapa saat dari clock atau setelah
tingkat pertama berubah, dengan demikian ada kondisi dimana data pada output parallel
tidak benar. Oleh karena itu pada penghitung ripple kecepatan clock terbatas, dan periode
clock harus lebih panjang dibanding jumlah keseluruhan waktu propagasi. Dengan kondisi
ini penghitung disebut dengan Penghitung Asinkron.
Pada gambar 58 menunjukan dengan jelas efek dari propagasi delay antara pulsa clock dan
perubahan ke High pada output QD. Skew merupakan offset antara tepi pulsa clock dengan
awal perubahan output QD.
Jika kita perhatikan pada timing diagram untuk output QD dan pada timing berikutnya selalu
terdapat penundaan waktu, sehingga pada waktu pulsa clock pertama seharusnya
didapatkan data 1111 akan tetapi ditampilkan data 0111, hal ini disebabkan flip-flop terakhir
tidak memiliki waktu untuk berubah akibat penundaan waktu tersebut.
Gambar 33. Penundaaan Waktu Propagasi Pada Penghitung
Berikut merupakan tabel beberapa IC Penghitung Ripple
74HCT93 4-bit binary ripple counter, untuk pembagi 2, 8 atau 16
c, Aplikasi Counter
c.1. Penghitung langsung
Contoh aplikasi penghitung langsung ditunjukan pada gambar 37, dimana counter
digunakan untuk menghitung jumlah kapsul yang melewati sensor infrared. Setiap ada
kapsul yang memotong sinar infrared sensor akan mengubahnya menjadi sinyal (clock),
karena clock ini diumpankan pada clock sebuah counter maka counter akan menghitung
atau naik satu. Jadi bila ada 10 kapsul yang memotong sinar maka ada 10 clock yang
diberikan oleh sensor dan counter akan menghitung 1 sampai 10.
Sumber: Stephen Halperin, "Guidelines for Static Control Management," Eurostat, 1990.
2. Terjadinya muatan Listrik Statis
Listrik statis timbul sebagai muatan listrik yang disebabkan oleh adanya tidak sesuainya
jumlah elektron pada permukaan bahan. Ketidak sesuain jumlah elektron yang dihasilkan
oleh suatu medan listrik dapat diukur dan dapat mempengaruhi obyek pada jarak tertentu.
Pemuatan elektrostatis merupakan perpindahan muatan antara badan pada perbedaan
potensial listrik.
Muatan elektrostatis dapat mengubah karakteristik kelistrikan dari suatu peralatan
semikonduktor, penurunan atau perusakan. Muatan elektrostatis juga membuat gangguan
saat operasi normal pada sebuah sistem elektronik, sehingga menyebabkan gangguan
fungsi pada peralatan atau kegagalan operasi. Permasalahan lain yang disebabkan
elektrostatis muncul dalam ruang bersih, muatan pada permukaan dapat menarik dan
menahan kontaminan, melepas dari likungan sulit. Bila mencemari pada permukaan lapisan
silikon atau rangkaian listrik dalam suatu peralatan, menyebabkan kerusakan pada lapisan
secara random dan menurunkan hasil produksi.
Untuk pengendalian elektrostatis harus diawali dari pengertian bagaimana proses timbulnya
muatan elektrostatis pada tempat yang pertamakali. Muatan elektrostatis timbul umumnya
karena adanya kontak dan terpisahnya dua bahan yang sama atau bahan yang tidak sama.
Sebagai contoh seseorang berjalan melintasi lantai yang dapat menimbulkan eletrostatis,
oleh karena sol sepatu kontak dan terpisah dari permukaan lantai. Berikut merupakan
gambar proses terjadi muatan elektrostatis.
Bila kedua bahan diletakan dalam posisi kontak dan kemudian dilepaskan, muatan negatip
elektronperpindah dari permukaan satu bahan ke permukaan bahan lainnya. Bahan satu
kehilangan elektron dan yang lainya terjadi penambahan elektron tergantung dari kondisi
alami kedua bahan. Bahan yang kehilangan elektron akan menjadi bermuatan positip dan
bahan yang bertamabah elektron menjadi bermuatan negatip sperti ditunjukan pada
gambar.
Tingkatan muatan diukur dalam satuan coulomb, umumnya bila kita berbicara tentang
potensial elektrostatis pada obyek, hal itu memberikan ekspresi sebagai tegangan.
Besar kecil muatan yang timbul tergantung pada kecepatan kontak dan terpisahnya bahan,
relatif pada humiditas udara dan faktor lain. Sekali muatan timbul pada bahan, akan
membuatan muatan elektrostatis dan muatan ini memungkinkan berpindah ke bahan lain,
timbulnya pemuatan eletrostatis pada bahan lain atau lebih populer dengan istilah ESD.
Tabel 2
Contoh pembangkitan statis dengan level tegangannya
Bahan Konduktor
Bahan konduktor merupakan bahan yang memiliki resitansi kecil terhadap listrik dan mudah
bagi elektron untuk mengalir di permukaan atai didalamnya. Apabila bahan konduktor
mendapat muatan akan langsung didistribusikan pada seluruh permukaan bahan. Jika
bahan kondustor tersebut terjadi kontak dengan bahan konduktor lain akan mudah muatan
melintas diantara bahan tersebut, dan apabila bahan tersebut tersambung ke tanah (ground)
maka elektron akan mengalir ke ground dan kondukter akan menjadi netral kembali.
Muatan elektrosatatis dan membangkitkan triboelectris pada konduktor sebagaimana terjadi
pada bahan insulator, sejauh bahan terisolasi dari konduktor lain atau terhadap ground.
Bahan Disipasi Statis
Bahan disipasi statis memiliki resitansi elektris antara bahan insulasi dan bahan konduksi,
dimana elektron dapat mengalir melalui bahan ini, tetapi untuk itu diperlukan pengendalian
resistansi permukaan atau volume dari bahan tersebut.
Pada bahan ini juga berlaku sama, yaitu muatan dapat membangkitkan triboelektris pada
bahan disipasi statis. Sebagaimana bahan konduksi bahan ini juga dapat memindahkan
muatan ke ground atau bahan konduksi lainnya. Perpindahan muatan memerlukan waktu
lebih lama dibanding bahan konduksi untuk ukuran yang sama. Akan tetapi relatif lebih
cepat dibanding bahan insulator.
Seri Triboelectris
Bila dua bahan kontak dan terpisah, polaritas dan besar muatan dindikasikan melalui posisi
bahan dalam seri triboelektris. Berikut menunjukan secara sederhana seri triboelektris,
Table
Seri Triboelectris
Asetat
Kaca
Nilon
+ Wool
Positip Timah hitam
Aluminum
Kertau
Katun
Kayu
Baja
Nikel-Tembaga
Negatip Karet
- Polister
PVC
Silikon
Teflon
Tabel
Tingkat kemudahan Komponen tercemar ESD
VMOS 30 - 1,200
• Melatih Personel
Informasi tambahan:
Dangelmayer, Theodore, ESD Program Management: A Realistic Approach to
Continuous, Measurable Improvement in Static Control, Van Nostrand Reinhold,
1999.
ESD ADV-2.0-1994, ESD Control Handbook, ESD Association, Rome, NY.
Halperin, Stephen A., "Facility Evaluation: Isolating Environmental ESD Issues,"
EOS/ESD Symposium Proceedings, 1980, ESD Association, Rome, NY
Karakteristik Logika TTL dan CMOS
• VIH(Vin(1)) high level input voltage yaitu level tegangan yang dibutuhkan untuk
mewakili logika 1 pada input, dan semua tegangan yang berada dibawah level ini
tidak akan diterima sebagai logika 1 (high).
• VIL(Vin(0)) low level input voltage yaitu dibutuhkan untuk mewakili logika 0 pada
input, dan semua tegangan yang berada diatas level ini tidak akan diterima
sebagai logika 0 (low).
• VOH(Vout(1)) high level output voltage yaitu level tegangan yang dibutuhkan untuk
mewakili logika 1 pada output, dan semua tegangan yang berada dibawah level
ini tidak akan diterima sebagai logika 1 (high).
• VOL(Vout(0)) low level output voltage yaitu dibutuhkan untuk mewakili logika 0 pada
output, dan semua tegangan yang berada diatas level ini tidak akan diterima
sebagai logika 0 (low).
• IIH(Iin(1)) high level input current yaitu arus yang masuk ke input bilamana pada
input diberikan tegangan untuk mewakili logika 1 (high).
• IIL(Iin(0)) low level input current yaitu arus yang masuk ke input bilamana pada
input diberikan tegangan untuk mewakili logika 0 (low).
• IOH(Iout(1)) high level output current yaitu arus yang keluar dari output bilamana
pada input diberikan tegangan untuk mewakili logika 1 (high).
• IOL(Iout(0)) low level output current yaitu arus yang keluar dari output bilamana
pada input diberikan tegangan untuk mewakili logika 0 (low).
Beirkut merupakan contoh tegangan operasional dari TTL.
Pabrik pembuat biasanya menyertakan diagram seperti pada gambar 7, dimana pada
diagram terlihat bahwa noise margin selalu konstan untuk lebar pulsa lebih dari 10 ns tetapi
naik secara cepat bilamana lebar pulsa menjadi kecil. Untuk DC noise margin biasanya
terjadi pada daerah logik takdefinisikan sehingga saat logik 1 terjadi perbedaan antara
tegangan output dengan level tegangan input, sehingga besar noise margin untuk logika 1
dapat dituliskan sebagai berikut:
VNH= VOH(min) – VIH(min)
Sedangkan untuk noise margin pada logika 0 dapat dituliskan sebagai berikut:
VNL=VIL(maks) – VOL(maks)
5. Schmitt Trigger
Dalam praktik disamping noise pada sinyal yang sering terjadi juga jarang ditemui logik 1
bertegangan 5 volt atau logik 0 bertegangan 0 volt, hal ini disebabkan adanya perubahan
logika yang sangat cepat, terutama pada rangkaian sistem mikroprosessor atau komputer.
Berikut memberikan gambaran besar tegangan input pada gerbang logika yaitu untuk logika
0 berkisar antara 0 volt sampai dengan 0,8 volt dan logika 1 berkisar antara 2,0 volt sampai
5 volt, pertanyaan yang muncul adalah bagaimana kondisi logika antara 0,8 volt sampai 2
volt?.
Logika 1
Logika 0
Dalam suatu system rangkaian hal tidak dapat ditentukan, karena bukan Low dan bukan
High, para perancang system menghidari kondisi ini walaupun dalam waktu yang singkat
(nano detik). Salah satu cara agar diperoleh peralihan atau kondisi benar-benar Low atau
High adalah penggunaan Schmitt trigger, gambar 10 merupakan contoh pulsa yang
dilewatkan sebuah Schmitt trigger agar diperoleh pulsa yang lebih baik.
Teg. Output
Teg. Input
1. Level Logika
Hanya terdapat dua logika dalam teknik digital yaitu dua keadaan 5 Volt atau 0 Volt, High
atau Low, True atau False. Pada kondisi Low tegangan pada output TTL (VOLmax) kira-kira
0,4 Volt atau 0,5 untuk 74 LS dan pada kondisi High (VOHmax) diatas 2,4 Volt dan 2,7 Volt
untuk 74 LS bahkan biasanya 3,4 Volt. Sedangkan untuk input 0,8 Volt atau kurang untuk
VILmax dan diatas 2 Volt sebagai kondisi High.
Berikut merupakan gambar level logika untuk TTL dan LSTTL:
Gambar 17. Hubungan output dan input dua gerbang yang saling dihubungkan
Berkaitan dengan emiter sebagai input, kita bisa melihat hubungan antara input dan output
dua gerbang yang saling dihubungkan, sebagai contoh kita lihat gambar 17 yang
mengilustrasikan adanya arus sinking yaitu kondisi gerbang pertama Q3 OFF dan Q4 ON
sehingga arus mengalir dari +5 V nelalui R1 ke basis-emitor Q1 dan menuju kolektor emitor
Q4 oleh karena Q4 ON maka arus diteruskan ke ground.
• Seri 74L00 (Low power), secara umum dasar rangkaian sama dan perbedaannya
terletak pada penggunaan resistor di dalam IC diperbesar sehingga menurunkan
disipasi daya pada IC, sebagai contoh untuk gerbang NAND disipasi daya rata-rata 1
mW dengan tunda propagasi 33 ns. Tipe ini sangat ideal untuk aplikasi dimana
dibutuhkan perhitungan daya lebih kecil dibanding kebutuhan kecepatan, frekuensi
rendah (misal untuk kalkulator).
• Seri 74H00 (High speed), secara umum dasar rangkaian sama dan perbedaannya
digunakan resistor kecil dan emittor follower transistor serta diterapkannya sistem
darlington pada output. Tunda propagasi 6 ns, hal ini menyebabkan naiknya disipasi
daya yaitu untuk gerbang NAND mencapai 23 mW.
• Seri 74S00 (Schottky), merupakan IC yang dibuat untuk melayani kecepatan tinggi
untuk TTL yaitu dengan menerapkan schottky barrier diode (SBD) disambungkan
antara basis dan kolektor dari rangkaian transistor. Dengan demikian diode berfungsi
sebagai pencegah bias maju transistor lebih dari 0,25 volt ketika kondisi saturasi
dicapai, sebagai hasil transistor tidak pernah mencapai terlalu dalam ke dalam
kondisi saturasi sehingga berubah OFF sangat cepat dan menurunkan tunda
propagasi sampai 3 ns, menggunakan resistor kecil dan disipasi daya naik sampai
23 mW.
IOL
faktor pembebanan =
1,6mA
Gambar 19. Pembebanan pada output TTL
c. Karakteristik N-Kanal
Gambar 27. Pembentukan Depletion dan Karakteristik N-Kanal MOS
Gambar 28. Simbol MOSFET kanal N dan kanal P
Terdapat dua katagori MOS secara umum yaitu tipe depletion dan tipe enhancement (lihat
pada pengenalan komponen elektronika). Pada gambar 28 memberikan gambaran
pensaklaran pada MOSFET kanal N saluran drain selalu dihubung lebih positip dibanding
source dan substrate juga dihubung ke source, gate diberikan tegangan VGS sebagai
saluran input dari MOSFET yang mengendalikan besar-kecil arus yang mengalir dari drain
ke source sehingga dapat menentukan apakah MOSFET dalam kondisi ON atau dalam
kondisi OFF. Disini berlaku bila VGS = 0 volt atau negatip maka MOSFET dalam kondisi OFF
dan resistansi antara drain dan source 1010Ω, dan bila VGS bernilai relatif positip terhadap
source misal +5volt maka MOSFET akan ON dan terjadi konduksi antara drain dengan
source dengan nilai resistansi 1000 Ω.
Gambar 29. Kondisi pensaklaran pada MOSFET-kanal N (b) OFF dan (c) ON
b. NMOS logika
c. PMOS Logika
Secara prinsip cara kerja sama dengan NMOS perbedaan hanya pada pemberian VGS, yaitu
untuk tipe P tegangan diberikan 0 volt agar tidak ada konduksi (OFF) dan diberikan lebih
negatip misal –5 volt agar terjadi konduksi antara drain dan source (ON).
d. CMOS Logika
Merupakan gabungan kanal P dan kanal N yang membentuk seperti rangkaian pada gambar
32 berikut ini:
Gambar 32. (a) internal phisik CMOS, (b) simbol CMOS
Operasi logika adalah tergantung dari kondisi input, bila Input bertegangan 0 volt maka
kanal P akan konduksi dan kanal N tidak konduksi sehingga output akan berlogika 1.
Sedangan saat input bertegangan +5 volt maka kanal P akan tidak konduksi dan kanal N
akan terjadi konduksi sehingga output akan berlogika 0.
Disipasi daya untuk CMOS antara 10-20 nW untuk setiap gerbang dengan VDD = 10 volt
atau untuk VDD = 5 volt, level tegangan logik 0 adalah 0 volt dan untuk logika 1 sebesar VDD .
Dimana tegangan VDD berkisar antara 3 volt sampai dengan 15 volt, tegangan input low
maksimum VIL = 30%xVDD dan tegangan input high minimum VIH = 70%xVDD. Disipasi daya
pada MOS selalu berhubungan dengan frekuensi, misal pada frekuensi 100Hz disipasi
0,1mW dan pada 1MHz disipasi naik menjadi 1mW. Faktor pembebanan (fanout) untuk
MOS sangat dibatasi oleh nilai kapasitansi input yang dikendalikan oleh output MOS.
Sebagai ilustrasi gerbang CMOS memiliki tunda propagasi (tPD) = 30 ns, tunda propagasi ini
akan bertambah 3 ns disebabkan setiap input memiliki 5 pf yang harus dikendalikan oleh
output gerbang didepannya. Jadi bila diijinkan tunda propagasi sampai dengan 180 ns maka
besar faktor pembebanan (fanout) kemungkinan adalah 50. Oleh karena resistansi output
CMOS kecil, maka faktor pembebanan lebih besar dibanding kanal P atau kanal N.
Noise margin untuk CMOS baik kondisi high atau kondisi low adalah sama yaitu 30% dari
VDD dan nilai ini relatif besar dibanding yang dimiliki oleh jenis TTL. Semua input harus
dihubung dengan level tegangan tertentu, hal ini bisa disambungkan ke ground untuk level 0
dan VDD untuk level 1.
Seperti halnya pada kolektor terbuka maka pada MOS juga terdapat Output Drain terbuka
hal ini dilakukan dengan tujuan untuk operasi dengan arus dan tegangan yang lebih besar
yaitu dapat melewatkan arus sampai dengan 80 mA pada kondisi Low dan sampai 30 volt
pada kondisi High, sehingga sangat cocok untuk lasung digunakan sebagai pengendali
beban seperti relay, lampu indicator.
Dalam data karakteristik IDN yaitu arus output N-kanal besarnya sama dengan arus singking
pada kondisi Low pada VDD = 5 V dan V0 = 0,4 V pada suhu 25oC, terlihat bahwa besar arus
adalah 1,5 mA yang berarti mampu mengendalikan standar beban TTL (1,6 mA). Nilai
minimum IDN ditentukan 0,4 mA oleh beberapa industri pembuat CMOS, kalau demikian
halnya maka CMOS tidak dapat mengendalikan TTL sama sekali. Kita lihat sebuah 7400
memiliki faktor pembebanan 0,25 UL pada kondisi Low, hal ini mengindikasikan IIL adalah
0,25 x 1,6 = 0,4 mA dengan demikian 4001 hanya dapat mengendalikan 1 input gerbang.
1. Multivibrator Astabil
Multivibrator ini berosilasi antara kondisi semi stabil yang ditentukan oleh nilai kapasitor dan
resistor, oleh karena itu tidak pernah pada kondisi stabil. Rangkaian ini akan flip pada satu
kondisi tertentu ke kondisi lain dan akan flop lagi kekondisi semula tanpa adanya pulsa triger
luar, hal ini akan berlangsung terus sepanjang waktu diberikan catu daya padanya.
Periode pulsa yang dihasilkan rangkaian ini tergantung pada besar-kecilnya resistor dan
kapasitor yang dipasangkan, berikut merupakan rumus untuk menghitung frekuensi yang
dihasilkan rangkaian menggunakan Ic-LM555:
1,49
f =
C1( RA + 2RB)
Contoh: Rangkaian dilengkapi dengan RA = 10K, RB= 50K dan C1 = 0,01 µF. Hitung f?
Jawab:
1,49
f =
C1( RA + 2RB)
1,49
f =
0,01uFx (10 K + 100 K )
f = 1,35KHz
2. Multivibrator Monostabil
Multivibrator ini mempunyai hanya satu kondisi stabil, pada rangkaian ini diperlukan adanya
pulsa trigger dan konstanta waktu pulsa output ditentukan oleh resistor Rx dan kapasitor Cx:
3. Multivibrator Bistabil
Multivibrator ini memiliki 2 output yang masing-masing memiliki kondisi stabil, satu dalam
kondisi Low maka output lainnya berlogika High. Kedua output tersebut dalam teknik digital
sering ditandai dengan notasi Q dan Q , berikut merupakan tabel kebenaran dari
multivibrator ini:
Kondisi Q Q
1 1 0
2 0 1
Rangkaian dapat dibangun dari RS-FF, JK-FF, T-FF, untuk saat sebagai contoh digunakan
bistabil dari RS flip-flop yang diaplikasikan pada saklar debounce, yang berfungsi untuk
menghilangkan dampak jelek pada pensaklaran mekanik.
Bila kita perhatikan kontak mekanik pada saat ON dan OFF masih terjadi getaran yang akan
berhenti setelah beberapa saat, oleh karena itu bentuk timing diagram antara yang
seharusnya dan kenyataan yang diperoleh selalu tidak sama (lihat gambar 39).
Untuk menghilangkan pengaruh kontak mekanik dalam rangkaian digital sering digunakan
rangkaian debouncing, pada rangkaian ini hanya sekali ON/OFF kontak mekanik yang
direspon oleh rangkaian sehingga pulsa yang dihasilkan sesuai dengan yang dibutuhkan.
1. Logic Probe
Dalam sistem logika modern, sinyal dalam rangkaian biasanya ditentukan dalam dua kondisi
yaitu logika 0 atau logika 1 dan seperti pada level tegangan logika maka logika 0
bertegangan hampir mendekati 0 volt serta untuk kondisi logika 1 bertegangan antara +4
volt sampai dengan +5 volt. Sebenarnya dapat kita gunakan untuk menyatakan kondisi
sebuah sinyal berlogika 0 atau logika 1 yaitu melalui pengukuran tegangannya, akan tetapi
sinyal dalam sistem logika dideteksi atau diidentifikasi hanya berdasar pada kondisi logika 0
atau 1 sehingga pada umumnya digunakan sebuah alat yang disebut dengan Logic probe.
Peralatan ini sangat membantu dalam kegiatan pencarian sumber gangguan pada sistem
rangkaian logika, karena dapat digunakan untuk mendeteksi sinyal pada tempat-tempat
yang sulit dilakukan dengan multimeter atau CRO dan alat ini sangat sederhana. Pada
gambar berikut digambarkan rangkaian logic probe dimana input diumpankan pada tahanan
depan sebesar 22k dan diteruskan pada basis transistor BC 108, melalui basis inilah
transistor BC 108 dikendalikan yaitu pada saat input menerima sinyal dengan logika 1 maka
transistor akan ON. Dengan ON nya transistor terdapat arus yang mengalir dari + 5 volt
melalui resistor 180 ohm ke LED, kemudian ke ground melalui kolektor-emitor BC 108 yang
saat itu sedang ON sehingga lampu LED akan terlihat menyala.
Dengan menyalanya LED tersebut mengindikasikan bahwa sinyal yang sedang diuji dalam
rangkaian berlogika 1, hal sebaliknya terjadi saat sinyal berlogika 0 maka tidak ada arus
yang mengalir ke basis BC 108 sehingga transistor pada kondisi OFF. Pada kondisi tersebut
resistansi antara emitor-kolektor BC 108 sangat tinggi oleh karena itu tidak ada arus yang
mengalir pada LED dan akibatnya LED mati yang berarti sinyal berlogika 0.
Untuk menggunakan logic probe adalah dengan menghubungkan konektor +5volt dan
ground dan ujung pensil ditempelkan pada jalur dimana sinyal melaluinya, sehingga dapat
dipastikan ada tidaknya sinyal atau kondisi logika dari sinyal apakah logika 0 atau 1.
Berikut adalah gambar rangkaian penempatan ujung pensil logic probe pada titik
pendeteksian sinyal dalam suatu sistem rangkaian. Pada rangkaian ini dibagi menjadi 3 blok
yaitu meliputi multivibrator, penghitung, peyimpan D-FF dan pengalih dari biner ke desimal.
Untuk mendeteksi sinyal pada rangkaian logic probe dapat diletakan antara setiap blok, hal
ini dimaksudkan untuk mendeteksi ada tidaknya sinyal.
Gambar 42. Penempatan Logic probe untuk mendeteksi sinyal pada sistem rangkaian.
c. Pengukuran tegangan
Gambar 44. Rangkaian dasar pengukuran dengan multimeter
4. Osiloskop (CRO)
Untuk mengukur dan mengidentifikasi sinyal yang bekerja pada sebuah sistem rangkaian
digital khususnya berhubungan dengan frekuensi, besar tegangan, sistem clock dan
membandingkan perilaku dua sinyal maka dibutuhkan sebuah osiloskop. Gambar berikut
mengilustrasikan tampak depan sebuah osiloskop, adapun penggunaannya seperti yang
telah dipelajari pada penggunaan alat ukur listrik/elektronik. Yang terpenting disini adalah
pemanfaatan CRO untuk mencari gangguan pada sebuah sistem rangkaian.
Gambar 45. Tampak depan CRO
Misal terjadi permasalahan pada gambar sistem rangkaian diatas (gambar 42) yaitu
pengalih biner ke desimal tidak dapat bekerja dengan baik, maka CRO dapat kita gunakan
untuk mengukur sinyal input clock pada kanal 1 dan kanal 2 dari CRO kita gunakan untuk
mengukur setiap output penghitung. Dari hasil tampilan kita buat gambar hasil pengukuran
dan bisa kita gunakan untuk mendiagnosis bahwa rangkaian berfungsi dengan baik, bila
pada blok ini dapat bekerja dengan baik maka langkah berikutnya kita uji pada input dan
output pengalih biner ke BCD dan tampilan 7 segmen. Dengan demikian kita dapat
menemukan gangguan yang mungki ada pada setiap blok rangkaian, oleh karena itu perlu
pengetahuan tentang prinsip kerja setiap blok pada sistem rangkaian.