Modul RLD

Praktikum Rangkaian Logika dan Digital
Daftar Isi...................................................1
Tata Tertib Praktikum RLD....................................3
Bab 1 Pendahuluan........................................4
Petunjuk Praktikum Percobaan I...............................5
BAB 2 Gerbang Logika.....................................6
2.1. INVERTER/NOT gate............................................ 6
2.2. AND gate..................................................... 6
2.3. NAND gate.................................................... 7
2.4. OR gate..................................................... 7
2.5. NOR gate.................................................... 8
2.6. X-OR gate................................................... 8
2.7. X-NOR gate.................................................. 9
BAB 3 Logika Kombinasi..................................10
3.1. Half Adder(Rangkaian setengah penjumlah).................... 10
3.2. Full Adder( Rangkaian penjumlah penuh)...................... 10
3.3. Half Subtractor(Rangkaian setengah pengurang)............... 11
3.4. Full Subtractor(Rangkaian pengurang penuh).................. 11
3.5. Dekoder..................................................... 12
3.6. Enkoder..................................................... 12
3.7. Multiplekser................................................ 13
3.8. Demultiplekser.............................................. 14
3.9. Komparator.................................................. 15
BAB 4 Penyederhanaan persamaan boolean..................16
4.1. Penyederhanaan menggunakan dalil aljabar boolean ........... 16
4.2. Penyederhanaan dengan menggunakan metode K-Map.............. 17
4.2.1. Kondisi Acuh(Don’t care condition).................. 17
4.2.2. Cara penggambaran map................................ 17
4.2.3. Langkah-langkah penyederhanaan dari sebuah fungsi
dengan menggunakan metode K-map.....................
18
BAB 5 Sistem Bilangan...................................21
5.1. Sistem bilangan desimal..................................... 21
5.1.1. Konversi ke sistem bilangan biner.................... 21
5.1.2. Konversi ke sistem bilangan heksadesimal............. 22
5.2. Sistem bilangan biner....................................... 22
5.2.1. Konversi ke sistem bilangan desimal.................. 22
Divisi Logika & Digital

Laboratorium Komputer Gd. E lt. 5 Hal : 1
5.2.2. Konversi ke sistem bilangan heksadesimal............. 23

5.3. Sistem bilangan heksadesimal......................... 23
5.3.1. Konversi ke sistem bilangan desimal....... 23
5.3.2. Konversi ke sistem bilangan biner........ 23
Petunjuk praktikum percobaan II............................. 24
BAB 6 Electronics Workbench 5.12........................28
6.1. Cara mengambil komponen yang akan digunakan................. 28
6.1.1. Logic gate/gerbang-gerbang logika.................... 28
6.1.2. Saklar/switch........................................ 28
6.1.3. LED(Light Emiting Diode)............................. 29
6.1.4. Power supply/sumber tegangan......................... 29
6.1.5. IC(Integrated Circuit)............................... 30
6.2. Cara menarik garis penghubung antar komponen................ 30
6.3. Logic converter........................................30
Petunjuk praktikum percobaan III............................32
BAB 7 Protel 99 SE......................................33
7.1 Mendesain PLD(Programmable Logic Control)..............33
7.1.1 Bahasan tentang file *.Pld........................... 36
7.1.2 Bahasan tentang file *.si............................ 37
7.2 Mendesain PCB(Printed Circuit Board)...................38
7.2.1. Pembuatan pcb wizard................................. 38
7.2.2. Penempatan komponen.................................. 39
7.2.3. Penempatan track(jalur).............................. 39
7.2.4. Mengubah ukuran track................................ 42
7.2.5. Mengubah ukuran pad.................................. 43
7.2.6. Penge-print-an hasil desain PCB...................... 43
Lampiran A.................................................. 44
Lampiran B.................................................. 45
Lampiran C.................................................. 47

1. Praktikan harus datang tepat pada waktunya, sesuai dengan jadwal

praktikum yang telah ditentukan. Jika terlambat ≥15 menit, praktikan
tidak diperkenankan untuk mengikuti praktikum dan diwajibkan untuk
mendaftar ulang ke bagian administrasi.
2. Praktikan diwajibkan untuk membawa kartu praktikum pada setiap
percobaan untuk ditandatangani oleh asisten yang bersangkutan.
3. Sebelum melaksanakan praktikum, praktikan diwajibkan untuk mengisi
daftar hadir pada form yang telah disediakan.
4. Praktikan harus berpakaian rapih dan sopan. Dilarang memakai pakaian
tanpa kerah (kaos oblong) dan sandal, serta dilarang merokok dan
membawa peralatan yang dapat mengganggu jadwal praktikum.
5. Praktikan hendaklah memeriksa kelengkapan peralatan praktikum sebelum
praktikum dimulai dan merapihkan serta menghitungnya kembali setelah
selesai. Hendaklah penggunaan peralatan sesuai dengan pengarahan dari
asisten, jika terjadi kerusakan setelah mendapatkan arahan dari
asisten, maka biaya perbaikan ditanggung oleh praktikan yang
bersangkutan.
6. Pemberian nilai praktikum setiap percobaan mengikuti kriteria sebagai
berikut:
 Percobaan (keaktifan).
 Laporan dan kerapihan laporan.
 Alat (khusus percobaan 2 dan 3).

7. Praktikan yang tidak dapat mengikuti praktikum sesuai dengan jadwal
yang telah ditentukan, harus melapor kepada asisten piket selambat-
lambatnya 1 hari sebelum pelaksanaan praktikum tersebut.
8. Praktikan yang tidak membawa tugas pendahuluan yang diberikan oleh
asisten tidak diperkenankan mengikuti praktikum dan diwajibkan untuk
mendaftar ulang ke bagian administrasi untuk pelaksanaan praktikum
susulan.
9. Dispensasi/perubahan waktu hanya diberikan kepada mereka yang benar-
benar mempunyai alasan yang sah, dengan disertai bukti-bukti, antara
lain:
 Sakit.
 Ada Quiz/ujian.
 Bentrok dengan praktikum yang lain.

Sistem logika dan digital menggunakan sinyal yang mempunyai nilai yang
berbeda dan menggunakan unsur rangkaian yang mempunyai dua keadaan stabil,
nol dan satu. Apakah suatu tindakan itu baik atau buruk?, apakah suatu
keputusan benar atau salah?, apakah jawabannya ya atau tidak?. Seringkali
jalan pikiran dan logika kita berurusan dengan upaya untuk mencari jawaban
dari pertanyaan yang mempunyai dua nilai seperti diatas. Logika dua nilai
itu sangat mempengaruhi pemikiran Aristoteles serta para matematikawan yang
merasakan adanya hubungan antara logika itu dengan suatu proses aljabar.
De Morgan membuka jalan yang menghubungkan logika dengan matematika,
tetapi Boole(1854) yang berhasil menyatukannya. Boole menciptakan suatu
aljabar baru yang menggantikan metode Aristoteles. Metode aljabar Boole
digunakan untuk menguraikan, memanipulasi, menyederhanakan pernyataan
logika dengan cara yang sistematik. Keunggulan metode Boole ini terletak
pada kesederhanaan dan ketepatannya.
Aljabar Boole tidak mempunyai dampak terhadap dunia teknik sampai
Shannon (1938) menerapkan aljabar baru tersebut untuk rangkaian pengalihan
telepon (Telephone Switching Circuit). Karena suatu saklar pengalih adalah
suatu peralatan biner (terhubung atau terputus), Shannon dapat menganalisis
dan merancang rangkaian pengalih itu dengan menggunakan aljabar Boole.
Pada saat ini, khususnya dalam bidang elektronika, penggunaan teknik
digital telah banyak menggantikan kerja yang sebelumnya menggunakan teknik
analog. Alasan utama terjadinya pergeseran menuju teknologi digital itu
adalah sebagai berikut:
1. Sistem digital lebih mudah dirancang.
2. Penyimpanan informasi mudah dilakukan.
3. Ketepatan dan ketelitian lebih tinggi.
4. Operasinya dapat dengan mudah diprogramkan.
5. Sistem digital lebih kebal terhadap derau (noise).
6. Lebih banyak rangkaian digital yang dapat dibuat dalam bentuk chip
rangkaian terpadu (IC – Integrated circuit).
Satu-satunya kekurangan sistem digital adalah karena dunia nyata
sesungguhnya adalah sistem analog. Hampir semua besaran fisik di alam ini
bersifat analog, dan besaran itulah yang merupakan masukan dan keluaran
yang dapat dipantau , yang diolah dan dikendalikan oleh sistem.

Tujuan Percobaan:
 Mempelajari dan memahami sifat-sifat dan fungsi
dari suatu gerbang logika dan logika kombinasi.
 Menyederhanakan persamaan logika dengan
menggunakan dalil-dalil aljabar boolean, Karnaugh Map, Quine Mc Cluskey.
 Mengkonversikan suatu sistem bilangan ke sistem
bilangan yang lainnya.
Tugas Pendahuluan:
Tulis semua simbol logic gate, realisasi gate dengan gate, dan truth table
yang berada pada bab 2 dan 3 pada kertas double folio bergaris (tulis
tangan). Baca teori tentang penyederhanaan persamaan boolean dan sistem
bilangan.
Peralatan yang digunakan:

1. 1 buah logic trainer INTIKIT CK 353 lengkap dengan power supply 5 V.
2. 4 buah IC 7400 (Quad 2 input Nand gate).
3. 2 buah IC 7404 (Hex Inverter).
4. 3 buah IC 7410 (Triple 3 input Nand gate).
5. Kabel-kabel penghubung.
Langkah-langkah yang perlu diperhatikan

1. Tentukan gate yang akan diuji dan pahami persamaan Booleannya.
2. Amati dan pahami setiap rangkaian gate yang dimaksud.
3. Tentukan dan letakkan tiap-tiap IC TTL yang dimaksud pada Logic Trainer
dengan benar (perhatikan antara Vcc 5 V dan Ground 0 V).
4. Hubungkan input/output tiap gate pada IC TTL yang dimaksud dengan
memperhatikan jenis rangkaian yang akan diuji.
5. Perhatikan saklar dan Led yang digunakan sebagai variabel input/output.
6. Isi setiap tabel kebenaran (truth table) pada jenis rangkaian yang
dimaksud. Nilai output 1 diberikan jika led menyala dan nilai output 0
diberikan jika led mati.
Laporan percobaan I:
Berisi laporan pendahuluan yang sudah berisi data hasil percobaan ditambah
dengan soal asli + jawaban dari soal-soal yang diberikan oleh asisten yang
bersangkutan, dan dikumpulkan 2 hari setelah pelaksanaan praktikum
percobaan I.

Gerbang-gerbang logika merupakan dasar untuk merealisasikan semua

persamaan yang dinyatakan dalam aljabar Boolean. Persamaan-persamaan
tersebut dapat direalisasikan dengan menggunakan IC Transistor-Transistor
Logic (TTL) dengan tipe 74XX yang sesuai (misalnya: 7400, 7404, 7410, 7420,
dsb).
IC TTL ini membutuhkan tegangan sebesar 5 Volt, yang biasanya terdapat
pada pin 7(0 Volt) dan pin 14(5 Volt). Pada umumnya desain dasar sebuah IC
TTL 74XX dapat dilihat pada gambar dibawah ini.
2.1. INVERTER/NOT Gate

Simbol:
Realisasi INVERTER dengan menggunakan 1 buah IC 7404:
A Y
0
1
2.2. AND Gate

Simbol:
Realisasi AND gate dengan menggunakan 1 buah INVERTER dan 1 buah NAND gate:

Realisasi AND gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404:
A B Y
0 0
0 1
1 0
1 1
2.3. NAND Gate

Simbol:
Realisasi NAND gate dengan menggunakan 1 buah IC 7400:
A B Y
0 0
0 1
1 0
1 1
2.4. OR Gate
Simbol:
Realisasi OR gate dengan menggunakan 2 buah INVERTER dan 1 buah NAND gate:
Realisasi OR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404:

A B Y
0 0
0 1
1 0
1 1
2.5. NOR Gate

Simbol:
Realisasi NOR gate dengan menggunakan 3 buah INVERTER dan 1 buah NAND gate:
Realisasi NOR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404:
A B Y
0 0
0 1
1 0
1 1
2.6. EXCLUSIVE-OR/X-OR Gate

Simbol:
Realisasi X-OR gate menggunakan 2 buah INVERTER dan 3 buah NAND gate:

Realisasi X-OR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404:
A B Y
0 0
0 1
1 0
1 1
2.7. EXCLUSIVE-NOR/X-NOR Gate

Simbol:
Realisasi X-NOR gate dengan menggunakan 2 buah INVERTER dan 3 buah NAND
gate:
Realisasi X-NOR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404:
A B Y
0 0
0 1
1 0
1 1

Rangkaian kombinasi terdiri dari variabel masukan, gerbang logika, dan

variabel keluaran tetapi tidak mempunyai jalur umpan balik.
3.1. HALF ADDER (Rangkaian setengah penjumlah)

Rangkaian logika kombinasi yang melakukan operasi penjumlahan dua bit.
Realisasi Half Adder menggunakan 1 INVERTER, 1 NAND gate, 1 X-OR gate:
A B Sum Carry
0 0
0 1
1 0
1 1
3.2. FULL ADDER (Rangkaian penjumlah penuh)

Rangkaian logika kombinasi yang melakukan operasi penjumlahan 3 bit.
Realisasi Full Adder menggunakan 3 buah NAND gate dan 2 buah X-OR gate:

Laboratorium Komputer Gd. E lt. 5 Hal : 1 0
A B C Sum Carry A B C Sum Carry

0 0 0 1 0 0
0 0 1 1 0 1
0 1 0 1 1 0
0 1 1 1 1 1
3.3. HALF SUBTRACTOR (Rangkaian setengah pengurang)

Rangkaian logika kombinasi yang melakukan operasi pengurangan 2 bit, dan
menghasilkan selisih kedua bit tersebut.
Realisasi Half Subtractor menggunakan 2 buah INVERTER, 1 buah NAND gate,
dan 1 buah X-OR gate:
A B Difference Borrow
0 0
0 1
1 0
1 1
3.4. FULL SUBTRACTOR (Rangkaian pengurang penuh)

Rangkaian logika kombinasi yang melakukan operasi pengurangan 2 bit, dengan
memperhitungkan bahwa 1 telah dipinjam oleh tingkat yang lebih rendah.
Realisasi Full Subtractor menggunakan 2 buah INVERTER, 2 buah NAND gate,
dan 2 buah X-OR gate:

A B C Difference Borrow
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
3.5. DEKODER
Rangkaian logika kombinasi yang mengubah suatu sandi biner dengan n
n
variabel masukan menjadi 2 saluran keluaran.
Realisasi rangkaian dekoder 2-ke-4 menggunakan 6 buah INVERTER dan 4 buah
NAND gate:
3.6. ENKODER
Rangkaian logika kombinasi yang menerima 2n saluran masukan, satu untuk
setiap informasi diskret, dan menghasilkan suatu sandi biner dengan n
saluran keluaran.
Dalam berbagai keadaan, maka suatu saat akan timbul beberapa input yang
mempunyai nilai logic yang sama. Oleh karena itu, kita mengenal desain
Priority Encoder, yang dapat kita definisikan sebagai enkoder yang
menggunakan prioritas pada semua input-inputnya. Misal, kita ambil contoh

pada 10 to 4 priority encoder dengan D0 berprioritas rendah (LSB) dan D9

memiliki prioritas tertinggi (MSB). Sehingga apabila dalam waktu bersamaan
keduanya mempunyai input dengan nilai logic yang sama, maka untuk Low
Priority Encoder akan menghasilkan output D0 bernilai logic 1, sedangkan
untuk High Priority Encoder, sebaliknya.
Realisasi rangkaian enkoder 4-ke-2 dengan menggunakan 2 buah gerbang OR:
3.7. MULTIPLEKSER
Rangkaian logika kombinasi yang memilih sinyal. Secara umum suatu
n
multiplekser dengan 2 masukan dan 1 keluaran memerlukan n saluran pemilih.
Desain multiplekser 4-ke-1:
Realisasi rangkaian multiplekser 4-ke-1 dengan menggunakan 2 buah INVERTER

dan 5 buah gerbang NAND:

B A Input Output (Y)

0 0
0 1
1 0
1 1
3.8. DEMULTIPLEKSER
Rangkaian logika kombinasi yang menerima informasi dari beberapa saluran
dan membagikannya ke tujuan yang jumlahnya lebih banyak. Demultiplekser
merupakan kebalikan dari multiplekser. Demultiplekser dapat dimisalkan
sebagai penyalur data (data selector), mempunyai 1 masukan dan menghasilkan
banyak keluaran. Suatu demultiplekser dapat berfungsi sebagai rangkaian
dekoder jika masukan tunggal itu dihubungkan secara permanen dengan suatu
sinyal yang bersesuaian dengan logika-1.
Desain demultiplekser 1-ke-4:
Realisasi demultiplekser 1-ke-4

dengan menggunakan 6 buah
INVERTER dan 4 buah NAND gate:
Outpu
Selector Input t
A B Y3 Y2 Y1 Y0
0 0
0 1
3.9. Komparator 1 0
Rangkaian logika kombinasi yang 1 1
dapat membandingkan dua bilangan A dan B, dan menentukan besar relatifnya.

Hasil perbandingan itu diperagakan disini dengan tiga keluaran yang

menunjukkan apakah A>B, A=B , A<B.
Realisasi komparator 2 bit dengan menggunakan 7 buah INVERTER dan 13 buah
NAND gate:
A1 A0 B1 B0 f1 f2 f3
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

Aljabar Boole merupakan suatu sarana yang berguna untuk menyederhanakan

suatu pernyataan logika, tetapi belum dapat dipastikan bahwa pernyataan
yang disederhanakan oleh aljabar Boole itu merupakan pernyataan yang
paling sederhana. Prosedur meminimumkan itu agak sulit dirumuskan karena
ketiadaan aturan khusus yang jelas untuk menentukan langkah manipulasinya.
Metode peta (map) memberikan suatu prosedur yang mudah dan langsung
dalam proses penyederhanaan fungsi Boole. Cara itu dapat dipandang sebagai
suatu tabel kebenaran dalam bentuk gambar dan merupakan perluasan dari
diagram Venn. Pemetaan itu dikenal sebagai peta Karnaugh (K-Map). Dan untuk
jumlah variabel yang besar dan juga tidak sesuai dikerjakan dengan komputer
Metode tabulasi (Quine Mc Cluskey)dapat mengatasi kekurangan tersebut.
4.1. Penyederhanaan menggunakan dalil aljabar Boolean

Metode yang digunakan adalah dengan meminimumkan banyaknya literal dan
banyaknya suku dengan menggunakan teorema dan dalil-dalil aljabar Boolean.
Semua dalil-dalil dan teorema dari aljabar Boolean dapat anda lihat pada
lampiran A.
Contoh soal:
1.
2.

4.2. Penyederhanaan dengan menggunakan metode K-MAP

Karnaugh-Map adalah diagram yang terdiri dari sejumlah segiempat. Setiap
segiempat itu mewakili sebuah suku min. Untuk n variabel akan terdapat 2n
kombinasi yang berupa sukumin yang diwakili dalam bentuk segiempat. K-Map 2
variabel memerlukan 4 buah kotak, K-Map 3 variabel memerlukan 8 kotak, dst.
Sifat dasar yang dimiliki oleh segiempat yang bersebelahan dalam K-Map
adalah setiap segiempat yang bersebelahan dalam peta itu hanya mempunyai
beda satu variabel, yaitu dalam bentuk komplemen di salah satu segiempat
itu dan bentuk normalnya di segiempat sebelahnya.
Bentuk soal K-map terdiri dari dua bentuk, yaitu SOP (Sum Of Product)dan
POS (Product Of Sum). Berikut contoh dari SOP dan POS:
SOP ⇒ f ( A, B, C ) = ABC + BC + AC + ABC
f ( A, B, C ) = Σm (3, 4, 5, 6, 7)
POS ⇒ f ( A, B, C ) = ( A + B +C )( B +C )( A +C )( A + B +C )
f ( A, B, C ) = ΠM (3, 4, 5, 6, 7)
4.2.1. Kondisi acuh (Don’t care condition)

Angka 1 dan 0 dalam K-Map menunjukkan bahwa kombinasi variabel ini membuat
fungsinya bernilai 1 atau 0. Kombinasi tersebut biasanya diperoleh dari
tabel kebenaran yang memberikan keadaan yang menyebabkan fungsi itu
bernilai 1 atau 0. Pengandaian itu tidak selalu benar karena dalam praktek
terdapat kombinasi variabel masukan yang tidak pernah ada. Sebagai contoh,
sandi biner BCD mempunyai enam kombinasi yang tidak pernah terpakai.
Kombinasi yang dipakai hanyalah 0000 sampai dengan 1001 (yang menyandikan
angka desimal 0 sampai dengan 9), 1010 sampai dengan 1111 tidak boleh
muncul dalam operasi normalnya.
Rangkaian logika yang menggunakan sandi semacam itu mengandaikan kombinasi
yang tidak dipakai itu tidak pernah ada selama sistemnya bekerja dengan
baik. Akibatnya, keluaran fungsi itu tidak perlu diperhatikan untuk
kombinasi masukan yang tidak terpakai, karena dijamin tidak pernah ada.
Keadaan acuh dimanfaatkan dalam K-Map untuk mendapatkan penyederhanaan
lebih lanjut pada fungsinya. Dalam penggunaannya kondisi don’t care
dilambangkan dengan X atau Ø.
4.2.2. Cara penggambaran map:

1. Tentukan jumlah variabel input.
2. Bagilah variabel input pada posisi vertikal dan horizontal secara
proporsional.
3. Berilah kode pada kolom dan baris mengikuti letak variabel input.
4. Jika pada suatu posisi terdapat lebih dari satu variabel input, ingatlah
teori pencerminan.
Contoh:

4.2.3. Langkah-langkah penyederhanaan dari sebuah fungsi

dengan menggunakan metode K-Map:
1. Pastikan persamaannya dalam bentuk yang sama (SOP atau POS).
2. Tentukan jumlah variabel input.
3. Buatlah format map yang sesuai dengan jumlah variabel input.
4. Masukkan tiap minterm dari persamaan ke dalam map.
5. Lakukan penyederhanaan:
a) Kelompokkan tiap minterm (segiempat) yang berdekatan dengan
melingkarinya, selalu gabungkan segiempat yang bersebelahan sebanyak
mungkin. Jadi kalau mungkin gabungkan 32 segiempat, lalu 16
segiempat, lalu 8 segiempat, lalu 4 segiempat, dan akhirnya kalau
masih dapat, 2 segiempat.
b) Pastikan tiap lingkaran berisikan 2n minterm.
c) Hapuslah gabungan segiempat yang sepenuhnya telah digunakan oleh
gabungan segiempat yang lain.
d) Dengan mengingat pencerminan vertikal dan horizontal, perhatikan
letak tiap-tiap lingkaran.
e) Dan terakhir ingatlah mengenai dalil-dalil dan teorema aljabar
Boolean.
Contoh soal:
1. f ( A, B, C , D ) =BCD +AB D +BC D +A BD +BCD
2. f ( A, B, C , D ) =( A +C )( B +C )( B +C +D )
3. f ( A, B, C , D ) = Σm(0, 4, 6, 7, 9, 12, 14, 15)

4. f ( A, B, C , D ) = ΠM (1, 3, 6, 9, 13, 15)
5.
f ( A, B, C , D, E ) = Σm(0,2,4,6,8,13,15,16,18,20) +φ(1,7,12,14,19,24,28,29,31)
Penyelesaian:
1. f ( A, B, C , D ) =BCD +AB D +BC D +A BD +BCD
 Bentuk soal sudah dalam bentuk SOP.

 Jumlah input = 4 variabel.
 Bentuk map setelah semua persamaannya disubstitusi:

 Bentuk map setelah penggabungan:
 Dihasilkan penyederhanaan: AB +AD +CD
2. f ( A, B, C , D ) =( A +C )( A +C )( B +C +D )
 Bentuk soal sudah dalam bentuk POS.

 Bentuk map setelah semua persamaannya diinvers dan disubstitusi:
 Bentuk map setelah angka 1 disubstitusikan dan diadakan penggabungan:
 Dihasilkan penyederhanaan: BC +CD

3. f ( A, B, C , D ) = Σm(0, 4, 6, 7, 9, 12, 14, 15)

 Bentuk map setelah IM-nya disubstitusikan dan diadakan penggabungan
minterm:
 Dihasilkan penyederhanaan: A B C D +A C D +B D +BC
4. f ( A, B, C , D ) = ΠM (1, 3, 6, 9, 13, 15)

 Bentuk map setelah indeks minterm-nya disubstitusikan dan diadakan

penggabungan minterm:
 Dihasilkan penyederhanaan: A D +B D +A BC +C D +A BD
5. f ( A, B, C , D, E ) = Σm(0,2,4,6,8,13,15,16,18,20) +φ(1,7,12,14,19,24,29,31)
 Bentuk map setelah IM-nya disubstitusikan dan diadakan penggabungan :
hasilkan pPenyederhanaan: A B E +BCE +B C E +D E

Sistem bilangan (number system) adalah suatu cara untuk mewakili

besaran dari suatu fisik. Sistem bilangan yang paling banyak dipergunakan
oleh manusia adalah sistem bilangan desimal, yaitu sistem bilangan yang
menggunakan 10 macam simbol untuk mewakili suatu besaran. Sistem ini banyak
digunakan oleh manusia, karena manusia mempunyai 10 buah jari untuk dapat
membantu perhitungan-perhitungan dengan sistem desimal. Lain halnya dengan
komputer, logika di komputer diwakili oleh bentuk elemen dua keadaan on
atau off. Konsep inilah yang dipakai dalam sistem bilangan biner, yang
hanya menggunakan 2 macam simbol untuk mewakili suatu besaran nilai.
Disamping sistem bilangan biner, komputer juga menggunakan sistem bilangan
yang lain , yaitu sistem bilangan oktal, dan sistem bilangan heksadesimal.
Sistem bilangan menggunakan suatu bilangan dasar atau basis yang tertentu.
Basis yang dipergunakan masing-masing sistem bilangan tergantung dari
jumlah nilai bilangan yang digunakan.
5.1. Sistem bilangan Desimal

Sistem bilangan desimal menggunakan 10 macam simbol bilangan berbentuk 10
digit angka, yaitu 0,1,2,3,4,5,6,7,8,9. Sistem bilanagn desimal menggunakan
basis 10. Bentuk nilai suatu bilangan desimal dapat berupa integer desimal
(bilngan bulat) atau pecahan desimal (bilangan pecahan).
5.1.1. Konversi ke sistem bilangan Biner.

Prinsip dari metode ini yaitu dengan cara membagi dengan nilai 2 dan sisa
setiap pembagian merupakan digit biner dari bilangan biner hasil konversi.
Metode ini juga disebut metode sisa.
Contoh:
 Konversikan bilangan desimal 45 ke dalam sistem bilangan biner.
45 : 2 = 22 + sisa 1
22 : 2 = 11 + sisa 0
11 : 2 = 5 + sisa 1
5 : 2 = 2 + sisa 1
2 : 2 = 1 + sisa 0
1 : 2 = 0 + sisa 1
jadi 4510 = 1011012 (dibaca dari bawah ke atas)
 Konversikan bilangan desimal 125,4375 ke dalam sistem bilangan biner.
125,4375 dipecah menjadi 125 + 0,4375

125 : 2 = 62 + sisa 1
62 : 2 = 31 + sisa 0
31 : 2 = 15 + sisa 1
15 : 2 = 7 + sisa 1
7 : 2 = 3 + sisa 1
3 : 2 = 1 + sisa 1
1 : 2 = 0 + sisa 1
untuk bilangan desimalnya dikonversikan ke dalam sistem bilangan biner

dengan cara dikalikan dengan bilangan 2.
0,4375 X 2 = 0,875
0,875 X 2 = 1,75 banyaknya perkalian dengan angka 2
0,75 X 2 = 1,5 tergantung dari banyaknya angka desimal
0,5 X 2 = 1 di belakang koma.
125 = 1111101
0,4375 = 0,01111 +
125,437510 = 1111101,01112
5.1.2. Konversi ke sistem bilangan Heksadesimal.

Untuk mengkonversikan sistem bilangan desimal ke dalam sistem bilangan
heksadesimal dapat dipergunakan remainder method dengan pembaginya adalah
basis dari bilangan heksadesimal , yaitu 16.
Contoh:
 Konversikan bilangan desimal 1583 ke dalam sistem bilangan heksadesimal.
1583 : 16 = 98 + sisa 15 = F
98 : 16 = 6 + sisa 2 = 2
6 2 F
jadi 158310 = 62F16
5.2. Sistem bilangan Biner

Sistem bilangan biner menggunakan dua macam simbol bilangan berbentuk 2
digit angka, yaitu 0 dan 1. Sistem bilangan biner menggunakan basis 2.
5.2.1. Konversi ke sistem bilangan Desimal

Konversi dari sistem bilangan biner ke dalam sistem bilangan desimal dapat
dilakukan dengan cara mengalikan masing-masing bit dalam bilangan dengan
position value-nya.
Contoh:
 Konversikan bilangan biner 1011012 ke dalam sistem bilangan desimal.

1011012 = 1 X 25 + 0 X 24 + 1 X 23 + 1 X 22 + 0 X 21 + 1 X 20
= 1 X 32 + 0 X 16 + 1 X 8 + 1 X 4 + 0 X 2 + 1 X 1
= 32 + 0 + 8 + 4 + 0 + 1
= 4510
jadi 1011012 = 4510

 Konversikan bilangan biner 1111101,01112 ke dalam sistem bilangan

desimal.
1111101,01112 = 1 X 26 + 1 X 25 + 1 X 24 + 1 X 23 + 1 X 22 + 0 X
21 + 1 X 20 + 0 X 2-1 + 1 X 2-2 + 1 X 2-3 + 1 X 2-4
= 64 + 32 + 16 + 8 + 4 + 0 + 1 + 0,25 + 0,125 + 0,0625
= 125,437510
jadi 1111101,01112 = 125,437510
5.2.2. Konversi ke sistem bilangan Heksadesimal.

Konversi dari sistem bilangan biner ke dalam sistem bilangan heksadesimal
dapat dilakukan dengan cara mengkonversikan tiap-tiap empat buah digit
biner.
Contoh:
 Konversikan bilangan biner 110101002 ke dalam sistem bilangan

heksadesimal.
110101002 = 1101 0100
Jadi 110101002 = D416
D 4
5.3. Sistem bilangan Heksadesimal

Sistem bilangan heksadesimal menggunakan 16 macam simbol 0, 1, 2, 3, 4, 5,
6, 7, 8, 9, A, B, C, D, E, dan F. Sistem bilangan heksadesimal menggunakan
basis 16.
5.3.1. Konversi ke sistem bilangan Desimal

Konversi dari sistem bilangan heksadesimal ke dalam sistem bilangan desimal
dilakukan dengan cara mengalikan masing-masing digit bilangan dengan
position value-nya.
Contoh:
 Konversikan bilangan heksadesimal B6A16 ke dalam sistem bilangan desimal.

B6A16 = 11 X 162 + 6 X 161 + 10 X 160
= 11 X 256 + 6 X 16 + 10 X 1
= 2816 + 96 + 10
= 2922
jadi B6A16 = 292210
5.3.2. Konversi ke sistem bilangan Biner

Konversi dari sistem bilangan heksadesimal ke dalam sistem bilangan biner
dapat dilakukan dengan mengkonversikan masing-masing digit heksadesimal ke
4 digit biner.
Contoh:
 Konversikan bilangan heksadesimal D416 ke dalam sistem bilangan biner.

D 4
jadi D416 = 110101002
1101 0100

Tujuan Percobaan:
 Mensimulasikan persamaan dalam bentuk gate-gate
dan IC-IC dengan bantuan software Electronics Workbench 5.12
 Merealisasikan persamaan logika dengan
menggunakan IC TTL.
Pertemuan ke-1
Tugas pendahuluan:-
Anda dihadapkan pada soal yang harus anda selesaikan sesuai dengan petunjuk
yang diberikan. Untuk menyelesaikan soal tersebut, anda bisa mengikuti
langkah-langkah yang akan dijelaskan berikut ini:
1. Bacalah soal yang anda terima dengan cermat dan pahami maksudnya.
2. Tentukan banyaknya input dan output yang diperlukan.
3. Buatlah tabel kebenarannya.
4. Carilah persamaan logicnya menggunakan salah satu metode berikut ini:
 Aljabar Boole
 Karnaugh Map
5. Sederhanakan persamaan ke bentuk yang paling sederhana. Penyederhanaan
ditujukan untuk meminimalisasi jumlah penggunaan gerbang logika.
6. Ubahlah persamaan logic hasil penyederhanaan ke bentuk persamaan NAND
gates dan INVERTER.
7. Gambarkan persamaan yang anda dapatkan dalam bentuk gate-gate dengan
menggunakan software Electronics Workbench.
8. Tentukan jumlah IC TTL yang anda perlukan.
9. setelah selesai melakukan langkah ke-7, gambarkan rangkaian gate anda
dalam bantuk IC TTL tipe 74XX dengan menggunakan software Electronics
Workbench.
10. Realisasikan gambar yang telah anda buat dengan menggunakan IC-IC TTL
pada media Protoboard.
Pertemuan ke-2
Tugas pendahuluan:
Disket berisi file realisasi persamaan dengan gerbang-gerbang logika dan
IC-IC TTL. Print out realisasi persamaan dalam bentuk gate dan IC TTL.

Pada pertemuan ke-2 ini anda diminta untuk merealisasikan persamaan anda
dengan menggunakan IC TTL pada media protoboard.
Laporan percobaan II:

Berisi soal asli yang diberikan oleh asisten yang bersangkutan, tabel
kebenaran, karnaugh map, persamaan hasil penyederhanaan, realisasi
persamaan dengan menggunakan gate(Schematic, part list, dan model list),
realisasi persamaan dengan menggunakan IC-IC TTL(Schematic, part list, dan
model list). Laporan percobaan II dikumpulkan 1 hari setelah pelaksanaan
percobaan II pertemuan ke-2.
Berikut adalah salah satu contoh soal beserta jawabannya:

Dalam sebuah rumah terdapat sebuah saluran telepon yang
dihubungkan dengan tiga buah pesawat telepon yang masing-masing
diletakkan di meja A, B, C. Rancang suatu rangkaian penerima dengan
ketentuan sebagai berikut:
 Pesawat Telepon A memiliki prioritas tertinggi, yang berarti bila
handset diangkat saluran akan terhubung ke pesawat telepon A,
walaupun sedang dipakai oleh yang lain.
 Pesawat telepon B dapat terhubung bila pesawat telepon A tidak
terpakai, dan dapat langsung terhubung walaupun telepon C sedang
digunakan.
 Pesawat telepon C memiliki prioritas terendah, yang berarti hanya
dapat terhubung ke saluran jika telepon A dan B tidak digunakan.
 Pada pesawat telepon A terdapat lampu indikator yang menandakan
bahwa pesawat B & C sedang digunakan atau tidak.
Jawaban dikerjakan dengan langkah-langkah sebagai berikut:

1. Pada soal ini anda diminta untuk merancang sebuah alat yang mengatur
prioritas tertinggi dari tiga buah telepon dalam menerima suatu
panggilan. Jadi disini anda mempunyai 3 buah input dan 5 buah output.
Kita beri nama inputnya sebagai berikut: A(untuk line 1), B(untuk line
2), C(untuk line 3), lalu untuk kelima buah outputnya I1(indikator yang
menunjukkan telepon line 2 sedang dipakai), I2(indikator yang
menunjukkan telepon line 3 sedang dipakai), X( output dari telepon line
1), Y( output dari telepon line 2), Z( output dari telepon line 3).
2. kemudian kita buat tabel kebenarannya, sebagai berikut:

3. Dari tabel tersebut setelah dibuat K-mapnya akan didapat persamaan

logicnya, yaitu:
X =A IL1 = B
Y = A •B IL2 = C
Z = A • B •C
4. Langkah berikutnya persamaan pada langkah ketiga diubah menjadi bentuk

NAND gates dan inverter, sehingga menjadi:
X = ( A) • ( A) IL1 = ( B ) • ( B)
Y = ( A • B) • ( A • B) IL 2 = (C ) • (C )
Z = ( A • B •C ) • ( A • B •C )
5. Langkah berikutnya kita realisasikan persamaan diatas dengan

menggunakan gerbang-gerbang logika.
6. Dari gambar diatas ,dapat dilihat bahwa rangkaian terdiri dari:

 4 buah INVERTER
 1 buah NAND gate 2 input
 1 buah NAND gate 3 input
Maka IC TTL yang diperlukan adalah:

 1 buah IC 74LS04

7. Selanjutnya langkah terakhir adalah menggambarkan rangkaian gate

tersebut dalam bentuk IC TTL:
Setelah anda menyelesaikan point 1 s/d 7 maka anda baru dapat

mempraktekkan percobaan II

EWB (Electronic Work Bench) adalah salah satu dari sekian banyak
software yang digunakan untuk mendesain skema rangkaian elektronika maupun
skema rangkaian logic. Software ini sangat berguna dalam perancangan suatu
desain, karena software ini secara virtual melalui fungsi simulasi-nya akan
memberitahukan apakah skema yang telah kita rancang akan bekerja dengan
baik pada saat direalisasikan dengan komponen yang sesungguhnya.
6.1. Cara mengambil komponen yang akan digunakan:

6.1.1. Logic Gate(gerbang logika)
 Klik icon Logic gates pada toolbar.
 Untuk mengambil NAND gate, klik icon NAND, lalu drag & drop ke dalam
worksheet anda.
 Cara diatas berlaku untuk melakukan pengambilan gate-gate yang lain.
Gambar icon Logic Gates Gambar pengembangan dari icon Logic Gates
Catatan:
 Standar input dari AND, OR, NAND, NOR, X-OR, X-NOR, dan yang
lainnya(terkecuali INVERTER) adalah 2, jika anda membutuhkan input lebih
dari dua dari komponen diatas lakukan langkah-langkah sebagai berikut:
 Klik dua kali pada gate yang bersangkutan.
 Klik bar Number of Input | tentukan banyaknya

input dengan memilih option yang tersedia | OK.
 Selanjutnya cara diatas berlaku untuk semua
jenis gate yang ingin diubah jumlah inputnya.
6.1.2. Saklar/Switch
 Klik icon Basic pada toolbar.

 Klik icon switch, lalu drag & drop ke dalam worksheet anda.
 Beri nama saklar yang anda gunakan dengan huruf (A, B, dll) dengan cara
mengklik dua kali pada switch yang bersangkutan, lalu pada menu switch
properties pilih bar value, lalu isi nama yang diinginkan, hal ini
berguna ketika anda, melakukan simulasi. Jika anda ingin meng-ON-kan
switch tersebut anda tinggal menekan nama huruf pada keyboard sesuai
dengan yang anda berikan pada bar value.
 Selanjutnya cara diatas berlaku untuk semua switch yang akan digunakan.
Gambar icon Basic Gambar icon Switch Gambar Switch
Gambar pengembangan dari icon Basic
6.1.3. LED (Light Emiting Diode)

 Klik icon Indicators pada toolbar.
 Klik Red probe, lalu drag & drop ke dalam worksheet anda.
 Ada kalanya kita membutuhkan lebih dari satu LED ketika merancang suatu
alat, oleh karena itu untuk membedakan LED yang satu dengan yang lainnya
kita bisa mengganti warna LED tersebut dengan cara sebagai berikut:
 Klik dua kali pada LED yang dimaksud | pilih Choose Probe | pilih
warna yang diinginkan | OK.
Gambar icon
Gambar icon Red Probe Gambar LED
Indicators
Gambar pengembangan dari icon Indicators
6.1.4. Power Supply

 Klik icon Source pada toolbar.
 Klik icon Vcc, lalu drag & drop ke dalam worksheet anda.
 Selain Vcc kita juga dapat menggunakan Battery sebagai source voltage.
Keuntungan dari Battery yaitu voltage-nya yang bisa diubah-ubah.
Gambar icon Gambar icon Gambar icon

Gambar icon Vcc
Source Battery Ground
Gambar pengembangan dari icon Source
6.1.5. IC (Integrated Circuit)

 Klik icon Digital Ics pada toolbar.
 Klik icon 74xx, lalu drag & drop ke dalam worksheet anda.
 Akan muncul menu 74xx series, lalu pilih tipe IC yang akan digunakan |
Accept.
 Selanjutnya cara diatas berlaku untuk pengambilan semua jenis IC.
Gambar icon Gambar pengembangan dari

Gambar icon 74xx
Digital ICs icon Digital ICs
6.2. Cara menarik garis penghubung antar komponen

Lakukan penarikan garis setelah komponen yang diperlukan telah diambil,
caranya adalah sebagai berikut:
 Arahkan pointer mouse pada salah satu kaki komponen, sampai muncul titik
hitam.
 Klik kiri dan tahan, kemudian tarik ke kaki komponen yang lain yang akan
dihubungkan.
 Lepaskan setelah muncul titik hitam pada komponen tujuan.
6.3. Logic Converter

Logic converter adalah sebuah tool yang berfungsi untuk membantu dalam
perancangan sebuah alat, salah satu kegunaannya adalah untuk
menyederhanakan persamaan logic yang telah kita buat, merealisasikan

persamaan yang telah kita buat menjadi gate-gate sesuai dengan yang kita
inginkan.
Cara penggunaannya:
 Klik icon Instrument pada toolbar.
 Klik icon Logic Converter, lalu drag & drop ke dalam worksheet anda, dan
klik dua kali pada gambar Logic Converter yang muncul pada worksheet
anda untuk mengeluarkan menu Logic Converter.
 Bagian kiri tabel merupakan bagian input, dan bagian kanan merupakan
output. Klik jumlah input sesuai dengan kebutuhan, lalu isikan bagian
output dengan 0 dan 1 sesuai dengan truth table yang anda miliki.
 Klik Simplify (SIMP), maka kita akan mendapatkan persamaan logic yang
sederhana dari truth table yang kita masukkan pada langkah sebelumnya.
 Klik A|B NAND, maka anda akan mendapatkan realisasi dari truth
table dalam bentuk gerbang NAND.
Catatan : Logic Converter memang memudahkan kita dalam menyederhanakan

suatu persamaan logic, dengan hanya sekali klik saja kita dapat
membuat gatenya tanpa harus bersusah payah, tetapi sangat
disarankan agar anda tidak menggunakan Logic Converter. Karena
berdasarkan pengalaman, persamaan yang dihasilkan oleh Logic
Converter tidaklah sama dengan truth table yang kita miliki.
Selain itu persamaan yang dihasilkan masih belum sederhana,
yang akan menyebabkan anda menggunakan banyak IC TTL ketika
merealisasikan rangkaian anda. Kami sangat menyarankan anda
untuk menyederhanakan persamaan logic dengan menggunakan metode
Karnaugh Map atau dan dari persamaan yang dihasilkan baru
dibuat gambar gatenya secara manual dengan menggunakan software
EWB dengan cara menarik satu persatu gate yang dibutuhkan.
Gambar icon Gambar icon Logic Gambar pengembangan dari

Instrument Converter icon Instrument

Gambar menu Logic Converter
Tujuan Percobaan:
 Merealisasikan persamaan yang didapat pada
percobaan II ke dalam IC PAL dengan menggunakan bahasa CUPL.
 Mendesain PCB (Printed Circuit Board)
Pertemuan ke-1
Tugas pendahuluan:-
Pada percobaan ini anda belajar pemrograman gerbang-gerbang logic pada IC
PAL dengan menggunakan bahasa CUPL (Compiler Universal for Programmable
Logic) yang terdapat pada software PROTEL 99 SE. Penggunaan IC PAL
memungkinkan kita untuk mendesain rangkaian logika dengan menggunakan satu
buah IC.
Soal yang diberikan dapat dikerjakan dengan mengikuti langkah-langkah yang
telah diberikan pada percobaan II pertemuan ke-1 dari point 1 s/d point 5.
Setelah anda selesai ,anda diminta untuk menuliskan persamaan dengan bahasa
CUPL pada PROTEL 99 SE.
Pertemuan ke-2
Tugas pendahuluan:
Disket berisi file-file *.pld, *.si dari soal yang diberikan pada
pertemuan ke-1 kepada anda.
Pada pertemuan ke-2 ini anda diminta untuk membakar file output (*.jed) ke
dalam IC PAL dengan menggunakan Universal Programmer dan merealisasikannya
dengan media protoboard. Anda akan diajarkan bagaimana membuat PCB dengan
bantuan software PROTEL 99 SE.
Laporan percobaan III:
Berisi soal asli yang diberikan oleh asisten yang bersangkutan, tabel
kebenaran, karnaugh map, persamaan hasil penyederhanaan, beserta print

out file-file yang dihasilkan pada waktu compile dan simulate(*.pld,

*.lst, *.cfg, *.abs, *.rep, *.jed, *.si, *.wo, *.so) dan print out PCB
yang anda desain (*.pcb, *.net)
Pertemuan ke-3
Pada pertemuan ke-3 ini akan diadakan ujian tertulis dan praktek, bahan
ujian meliputi semua materi yang pernah diajarkan pada percobaan I s/d
percobaan 3.
Prasyarat mengikuti ujian:
Laporan percobaan III
Protel 99 SE merupakan sebuah software yang digunakan untuk membantu semua

tugas yang berhubungan dengan desain elektronika. Dengan bantuan software
ini anda bisa mendesain sebuah PCB (Printed Circuit Board) berdasarkan
keinginan anda atau dari sebuah skema elektronika secara otomatis,
melakukan simulasi dari rancangan skema yang anda buat, dan lainnya.
7.1. Mendesain PLD (Programmable Logic Device)
Pada bagian ini akan dibahas bagaimana merancang sebuah PLD menggunakan
CUPL (Compiler Universal for Programmable Logic). CUPL menyediakan suatu
fungsi bagi anda untuk mendesain PLD dengan menggunakan aljabar Boolean
ataupun bahasa mesin dan tabel kebenaran.
Langkah-langkah yang harus anda lakukan adalah sebagai berikut:
1. Anda hanya perlu membuat/mengisi file *.pld dan file *.si.
2. Jalankan program Protel 99 SE dengan mengklik icon Protel 99 SE di
desktop atau di dalam start menu | Programs.
3. Pada toolbars klik File | New.
4. Ubah nama database (xxxx.ddb) pada bagian Database file name, ubah
lokasi penyimpanan pada bagian Database Location, dan bila perlu, beri
Password dengan mengklik bar Password.
5. Pada layar kosong, klik kanan lalu pilih New | Wizard | PLD-CUPL Wizard
| OK | Next.
6. Anda Diminta untuk mengisikan data sebagai berikut:
 Name : => Nama file
(File pld & si harus sama)
 Part Number : Nim anda
 Device : g16v8
 Designer : Nama anda

 Company : Universitas Trisakti

 Assembly : Teknik Elektro
 Location : Lab RLD
 Format : Kosongkan
7. Setelah itu anda klik Next | Text Editor | Next | Next | isi jumlah I/O
pin yang diperlukan | Next | Next | Finish.
8. Setelah anda melakukan langkah-langkah diatas akan muncul sebuah file
*.pld. Di atas sudah dibahas, bahwa kita membutuhkan file *.pld dan
file *.si, maka untuk membuat file *.si caranya adalah sebagai berikut:
 Pada posisi file *.pld, pada

toolbar klik File | Save
Copy As, lalu pada bagian
Name hapus kata Copy of, dan
ganti ekstensinya dari *.pld
ke *.si, lalu pada bagian
Format pilih PLD Simulation Input Files (*.si) | OK.
9. Kemudian pada bar explorer akan bertambah suatu file dengan ekstensi
*.si, lalu klik file *.si tersebut, yang perlu anda ubah hanya pada
bagian /**Inputs**/ sampai dengan /**Logic Equations**/ beserta isinya,
oleh karena itu hapus isi file mulai bagian /**Inputs**/ sampai dengan
bagian /**Logic Equations**/. Dan bagian yang terhapus tersebut diganti
dengan ekspresi ORDER dan Vectors seperti pada contoh file *.si yang
akan diberikan.
10. Pada file *.pld, bagian /**Inputs**/ dan /**Outputs**/ digunakan untuk
mendeklarasikan variabel pin I/O yang akan anda gunakan. Bagian
Declarations and Intermediate Variables digunakan untuk mendefinisikan
variabel yang bukan variabel I/O yang berbentuk persamaan yang dipakai
oleh banyak variabel pada bagian /**logic Equations**/, serta untuk
mempermudah pengertian dari sebuah desain. Bagian /**Logic
Equations**/ digunakan untuk menuliskan persamaan aljabar Boolean.

Pada saat meng-compile anda dapat menggunakan pilihan virtual pada

bagian device. Ini memungkinkan anda untuk memastikan bahwa desain
anda akan berhasil di-compile, sebaik pada saat meng-compile file
*.pld yang pas jumlah literal persamaannya. Pilihan virtual
memungkinkan kita untuk mendesain sebuah PLD tanpa harus memikirkan
arsitektur target yang digunakan. Pilihan virtual juga memungkinkan
sebuah desain memuat jumlah pin dan jumlah literal persamaan yang
tidak terbatas jumlahnya. Jumlah pin dan literal persamaan adalah
alasan yang menyebabkan kita harus mengganti device target yang lebih
besar (yang memuat I/O lebih banyak).
11. Pada posisi file *.pld, klik PLD | Configure. Pada bagian target
device klik Change, pada bagian Device Type pilih GAL, lalu pada bagian
Device Name pilih g16v8 yang terletak paling atas, lalu klik OK. Pada
bagian Optimizations beri tanda cek Keep XOR (do not expand to And-Or),
lalu pada bagian Logic Minimization pilih Quine Mc Cluskey. Pilihan
Quine Mc-Cluskey adalah algoritma yang terbaik untuk arsitektur PAL.
Setelah selesai klik OK. Proses configure akan menghasilkan file *.cfg.
proses configure ini berguna untuk mengkonversikan file *.jed dari PAL
To GAL.
12. Setelah melakukan proses configure, masih dalam posisi file *.pld klik
PLD | Compile pada toolbar. Jika file *.pld yang anda buat tidak ada
kesalahan (tanpa ada Error) maka secara otomatis anda akan mendapatkan
file *.abs, *.rep, *.lst, *.jed. Jika pada saat meng-compile anda
mengalami Error, kesalahannya dapat anda lihat pada file *.lst.
13. Pada file *.si, bagian ORDER digunakan untuk mendeklarasikan variabel
yang akan digunakan pada proses simulasi, dan untuk menerangkan

bagaimana variabel itu akan ditampilkan. Bagian Vectors digunakan untuk

meletakkan tabel kebenaran (truth table).
14. Setelah anda selesai mengisikan data-data pada file *.si, klik PLD |
Simulate. Jika file *.si yang anda buat tidak ada kesalahan, maka
secara otomatis anda akan mendapatkan dua file tambahan yaitu file *.so
dan file *.wo. Jika pada saat simulasi anda mengalami error,
kesalahannya dapat anda lihat pada file *.wo. Tetapi jika anda yakin
bahwa tabel kebenaran yang anda buat pada file *.si sudah benar, maka
anda harus membetulkan kesalahan pada file *.pld. Karena anda mungkin
salah dalam memasukkan persamaan, atau persamaan yang anda masukkan
tidak sama dengan data tabel kebenaran pada file *.si.
Jika mengalami error pada saat simulasi seperti yang sudah
dijelaskan diatas jangan membetulkan kesalahan pada file *.si
sesuai dengan data kesalahan yang diberikan pada file *.wo.
Compile dan simulasi memang akan berhasil, tetapi alat yang anda
buat akan mengalami kesalahan pada saat diuji/dites.
15. Jika pada saat pertama kali anda melakukan compile dan simulate
mengalami kegagalan, dan jika yang kedua kali compile dan simulate yang
anda lakukan berhasil maka anda harus melakukan compile dan simulate
untuk yang ketiga kalinya, tetapi sebelum itu hapus dulu semua file
yang dihasilkan pada saat compile dan simulate.
7.1.1. Bahasan tentang file *.pld

Pada intinya file *.pld digunakan untuk mendeklarasikan pin I/O yang akan
digunakan dan yntuk menuliskan persamaan logic yang telah kita buat.
Berikut adalah listing dari sebuah file *.pld yang belum terisi:
Name xxxxx ;
Partno xxxxx ;
Revision xxxxx ;
Date xxxxx ;
Designer xxxxx ;
Company xxxxx ;
Assembly xxxxx ;
Location xxxxx ;
Device xxxxx ;
Format xxxxx ;
/*********************************************************************/
/* */
/*********************************************************************/
/** Inputs **/

Pin = ; /** **/
Pin = ; /** **/

/**Outputs**/
Pin = ; /** **/
Pin = ; /** **/
/** Declarations and Intermediate Variables **/
/** Logic Equations **/
Penjelasan:
1. Setiap pindah baris harus diakhiri dengan tanda (;).
2. Bagian /** **/ digunakan untuk memberikan keterangan atau komentar.
3. Bagian Header Information seperti Name, Partno, Revision dan yang

lainnya akan terisi secara otomatis jika anda mengisikan data-data yang
diminta pada poin no.6. Isilah bagian inputs dan outputs dengan
variabel-variabel yang anda tentukan sendiri.
4. Penentuan nomor pin dijelaskan sebagai berikut:
 Isilah bagian inputs dengan nomor pin 1 s/d pin 9 dan pin 11 sesuai
dengan jumlah input yang anda perlukan.
 Isilah bagian outputs dengan nomor pin 12 s/d 19 sesuai dengan jumlah
output yang anda perlukan.
 Pin nomor 10 & 20 dihubungkan ke sumber tegangan.
Ketentuan pin diatas pada poin no.4 hanya berlaku untuk tipe IC
AMD PALCE16V8H, LATTICE GAL16v8, atau dari produsen lain dengan
tipe 16v8
4. Setiap variabel input dan output antara huruf besar [A] dan huruf kecil
[a] sangat berpengaruh, dan merupakan dua variabel yang berbeda.
5. Bagian Declaration and Intermediate Variables merupakan tempat
mendeklarasikan varaiabel yang berbentuk persamaan, yang akan dipakai
berulang kali pada bagian Logic Equations.
6. Bagian Logic Equations merupakan bagian yang memuat persamaan akhir.
7. Ekspresi logika yang dapat digunakan adalah AND = &, OR = #, NOT = !,
XOR = $.
7.1.2. Bahasan tentang file *.si

Pada dasarnya file *.si merupakan bentuk dari permintaan input dan hasil
output dari suatu persamaan logika. Pada bagian input hanya berisi bilangan
biner 0, 1, serta X untuk kondisi Don’t care, sedangkan pada bagian output
berisi variabel H(High), L(Low), X(Don’t Care).
Berikut adalah listing dari sebuah file *.si yang belum terisi:
Name xxxxx ;
Partno xxxxx ;
Revision xxxxx ;
Date xxxxx ;
Designer xxxxx ;
Company xxxxx ;
Assembly xxxxx ;
Location xxxxx ;
Device xxxxx ;

Format xxxxx ;
/*********************************************************************/
/* */
/*********************************************************************/
ORDER:
Vectors:
$msg””
1. Setiap pindah baris harus diakhiri dengan tanda (;).

2. Bagian /** **/ digunakan untuk memberikan keterangan atau komentar,
3. Bagian Header Information seperti Name, Partno, Revision dan lainnya

akan terisi secara otomatis jika anda mengisikan data-data yang diminta
pada poin no.6. Isilah bagian inputs dan outputs dengan variabel-
variabel yang anda tentukan sendiri.
4. Bagian ORDER digunakan untuk mendeklarasikan variabel I/O yang
digunakan, secara berurutan dengan diselingi oleh %X (X menandakan
jumlah spasi yang anda inginkan antara satu variabel dengan variabel
lainnya).
5. Bagian Vectors juga digunakan untuk mendeklarasikan variabel I/O yang
digunakan, tetapi kali ini diberi spasi sesuai dengan banyaknya spasi
yang telah anda tentukan pada bagian ORDER. Penulisan variabel ini
diletakkan setelah anda menuliskan variabel $msg”(variabel)”.
6. Pada bagian akhir anda masukkan nilai-nilai input dan variabel output
sesuai dengan data yang anda miliki.
Contoh:
ORDER:
A,%1,B,%1,C,%1,D,%1,E,%1,F,%3,Z;
Vectors:
$msg”A B C D E F z”
(1 3) spasi
000000 L
000001 H
000010 L
000011 H
input output
7.2. Mendesain sebuah PCB
Pada bagian ini anda akan diajarkan bagaimana caranya mendesain sebuah PCB
(Printed Circuit Board) dengan menggunakan bantuan software PROTEL 99 SE.
7.2.1. Pembuatan PCB Wizard

1. Jalankan program Protel 99 SE dengan mengklik icon Protel 99 SE di

desktop atau di dalam start menu | Programs.
2. Pada toolbars klik File | New.
3. Ubah nama database (xxxx.ddb) pada bagian Database file name, ubah
lokasi penyimpanan pada bagian Database Location, dan beri Password
dengan mengklik bar Password bila perlu.
4. Pada layar kosong, klik kanan lalu pilih New | Wizard | Printed Circuit
Board Wizard | OK | Next.
5. Anda telah masuk ke menu Board Wizard | Next.
6. Pada bagian units pilih imperial dan Custom made board | Next.
7. Atur ukuran-ukuran yang anda inginkan pada PCB yang akan anda buat,
pengaturan ini juga dapat dilakukan secara manual pada saat anda
mendesain PCB di workspace anda, tentukan bentuk PCB dengan mengatur
bagin Inner & Corner Cuttoff, jika anda ingin berbentuk kotak hilangkan
tanda cek pada Inner & Corner Cutoff | Next | Next.
8. Isi keterangan-keterangan untuk title block | Next.
9. Pada bagian Layer Stack pilih Two Layer Non Plated | Next.
10. Pada bagian routing via style pilih thruhole Vias Only | Next.
11. Pada bagian Routing Technology pilih Through-hole components dan

one/two/three track sesuai dengan kebutuhan | Next.
12. Atur ukuran Track Size, Via Width, Via Hole Size, Minimum Clearance |
Next | Next | Finish.
13. Anda sudah mempunyai sebuah PCB kosong yang siap diisi dengan komponen
yang anda butuhkan.
7.2.2. Penempatan Komponen

1. Pada bagian sebelah kiri klik bar Browse PCB.
2. Pada bagian Browse pilih Libraries.
3. Gunakan Add/Remove untuk menambah atau mengurangi library yang berada

pada Program Files | Design Explorer 99 SE | Library | PCB.
4. Gunakan Browse untuk melihat semua komponen yang terdapat pada library
tersebut.
5. Gunakan edit untuk mengubah bentuk komponen yang bersangkutan.
6. Gunakan Place untuk menempatkan komponen pilihan anda ke dalam PCB

anda, lalu drop di worksheet anda.
7. Untuk IC yang kita gunakan pilih Dip 14 untuk IC TTL dan DIP 20 untuk
IC PAL.
8. Jangan lupa untuk memberi nama pada setiap komponen yang akan anda
gunakan dengan cara mengklik dua kali pada komponen yang bersangkutan,
lalu ketikkan nama yang anda inginkan pada bar Properties bagian
designator (bebas). Penamaan komponen ini sangat berguna untuk
pembuatan file *.net yang akan dijelaskan nanti.

9. Prosedur tersebut berlaku untuk setiap komponen yang akan anda gunakan.
Setiap komponen yang anda gunakan harus mempunyai designator yang

berbeda, karena jika tidak akan menyebabkan error pada saat anda
meng-execute file *.net.
7.2.3. Penempatan Track

1. Setelah anda menempatkan dan memberi nama semua komponen yang akan anda
gunakan klik Design | Netlist Manager.
2. Klik menu yang terletak di kiri bawah, lalu klik option Export Netlist
from PCB | Yes.
3. Sekarang anda sudah mempunyai file *.net dari PCB yang anda desain.
4. File *.net berisi semua informasi mengenai semua komponen yang anda
pergunakan dalam mendesain sebuah PCB dan informasi mengenai jalur
jalur yang akan melalui kaki-kaki komponen. Dalam hal ini untuk setiap
track yang anda buat akan diimpelementasikan dalam bentuk Net 1, Net 2,
dst. Untuk itu anda perlu menuliskan sedemikian rupa, sehingga untuk
setiap Net (Net 1, Net 2, dst) hanya akan melalui kaki-kaki komponen
yang hanya anda inginkan.
5. Geser slider ke arah paling bawah lalu mulai tuliskan net-net yang anda
butuhkan. Mengenai cara penulisannya akan dijelaskan berikut ini.

6. Cara untuk membuat file *.net, lihat gambar!.

Untuk menghubungkan titik 2 dari komponen R4 ke titik 3 pada komponen
IC1, maka kita harus menulis pada file *.net sbb:
(
Net 1
R4-2
IC1-3
)
Ingat !!!
 Setiap net hanya untuk menghubungkan satu jalur.
 Penulisan suatu net harus diawali dengan tanda ( dan diakhiri oleh
tanda ). Nama komponen dengan kaki komponen dibatasi dengan tanda
dash (-)
 Berilah nama untuk setiap komponen sebelum membuat file *.net,
seperti yang telah dijelaskan diatas.
 Untuk mengetahui suatu kaki komponen adalah kaki yang ke 1,2,3, dst,
klik dua kali pada kaki tersebut dan lihat bagian designator pada
bar properties, atau anda zoom sampai terlihat tulisan pada kakinya.
 Untuk penamaan komponen terserah anda, tetapi sebaiknya yang pendek-
pendek saja untuk memudahkan anda dalam membuat file *.net.
7. Setelah anda yakin dalam membuat file *.net, save file anda dengan cara
mengklik icon bergambar disket pada toolbars atau melalui File | Save.
8. Langkah berikutnya anda kembali ke file *.pcb anda.
9. Pada toolbars klik Design | Load Nets..., lalu akan muncul jendela
seperti dibawah ini.

10. Klik browse untuk menentukan lokasi tempat anda menyimpan file *.net
yang anda buat, lalu klik file *net yang dimaksud lalu klik OK.
11. Pada tampilan berikut, pada kolom akan tampil data-data tentang jalur-
jalur yang anda buat melalui file *.net. dan hasil harus tanpa error.
Jika ada error anda kembali ke dalam file *.net dan betulkan
kesalahannya disana. Jika tidak ada kesalahan anda klik execute. Anda
akan kembali ke file *.pcb dengan sedikit perubahan pada pcb yang anda
desain.
12. Pada toolbars klik Auto Route | All, maka secara otomatis akan
terbentuk jalur-jalur yang menghubungkan kaki-kaki komponen yang anda
inginkan.
13. Jika setelah proses Auto Route selesai, dan jalur yang anda buat
menghasilkan warna hijau itu berarti jalur yang satu bertabrakan dengan
jalur yang lain, mungkin anda salah dalam menempatkan komponen, terlalu
jauh atau alasan yang lainnya. Anda hanya perlu melakukan proses Auto
Route ulang dengan cara mengklik Tools | Un-route | All, geser
komponen-komponen yang jalurnya mendapat warna hijau lalu klik Auto
Route | All. Jika jalur anda menghasilkan dua buah warna merah dan biru
maka pcb anda diset untuk two layer mode, maka untuk merubahnya ke one
layer mode anda klik Design | Rules, lalu pada bar Routing anda pilih
Routing Layers, klik dua kali tulisan Routing Layers pada bagian Name,
lalu akan muncul menu seperti dibawah ini:

Lalu pada bagian Rule Attributes geser slider hingga paling bawah, lalu
ubah option Bottom Layer menjadi Not Used | OK | Close. Dan anda hanya
perlu melakukan proses Auto Route ulang.
7.2.4. Mengubah ukuran Track

 Jika track yang ingin anda ubah ukurannya hanya 1 saja, maka yang harus
anda lakukan adalah mengklik track yang bersangkutan sebanyak dua kali
sampai muncul menu track, lalu anda
ubah ukurannya pada bagian width
sesuai dengan yang anda kehendaki.
Perlu anda ketahui 1mm = 40 mil.
 Jika anda ingin mengubah semua track

pada desain pcb anda sehingga semua
track mempunyai ukuran yang sama
maka yang perlu anda lakukan adalah
mengklik Design | Rules, pada bar
Routing, geser slider sampai bawah
dan pilih Width Constrain, lalu klik
dua kali tulisan width pada bagian
Name, lalu akan muncul menu Max-Min
Width Rule, ubah ukuran max, min,
preffered width sesuai dengan yang anda kehendaki, lalu klik OK | Close.
Dan anda hanya perlu melakukan proses Auto Route ulang.
7.2.5. Mengubah ukuran Pad

 Jika anda ingin mengubah ukuran Pad, maka double-klik Pad yang
bersangkutan dan muncul menu Pad, lalu anda ubah ukurannya pada bar
properties bagian X-Size, Y-Size, bagian Shape untuk menentukan bentuk
pad anda, dan bagian hole size untuk menentukan besar lubang pengeboran.

 Jika anda ingin mengubah semua ukuran pad pada desain pcb anda, yang
harus anda lakukan sama seperti pada point 1, tetapi kali ini setelah
menentukan ukuran-ukuran yang anda kehendaki anda klik menu Global, lalu
anda ubah option Change Scope dari All FREE Primitives menjadi All
Primitives | OK. Dan anda hanya perlu melakukan proses Auto Route ulang
seperti yang sudah dijelaskan diatas.
7.2.6. Penge-print-an hasil desain PCB

Untuk mencetak PCB hasil rancangan anda ke dalam kertas anda hanya
perlu mengklik File | Print/Preview, lalu akan muncul sebuah file baru
yaitu *.PPC. file *. PPC akan memperlihatkan hasil rancangan anda yang akan
dicetak ke sebuah kertas, file ini serupa dengan fungsi preview pada
software-software yang lain. Disana anda akan melihat skema anda bercampur
dengan gambar komponen yang anda gunakan. Tentunya untuk membuat suatu PCB
diperlukan skema yang hanya terdiri dari jalur-jalurnya saja. Jika anda
langsung mengklik icon printer atau mengklik File | Print Job maka gambar
komponen dan semua atribut akan ikut tercetak, untuk mencegahnya klik bar
browse PCBPrint lalu buka menu Multilayer Composite Print, disitu akan
terdapat option Top Layer, Bottom Layer, Top Overlay, Mechanical 4, Keepout
Layer, Multi Layer.
 Top layer adalah track bagian atas pada desain PCB anda.
 Bottom Layer adalah track bagian bawah, layer ini akan terlihat jika
anda tidak mematikan option Bottom layer pada penjelasan diatas.
 Top Overlay adalah gambar komponen-komponen yang anda gunakan
 Mechanical 4 adalah bagian Tittle Block and scale, Legend String,

Dimension Lines pada desain PCB anda.
 Keepout Layer adalah garis tepi pada PCB anda dan string-string yang
anda sertakan.
 Multi Layer adalah pad pada komponen-komponen yang gunakan.

Oleh karena itu jika anda hanya ingin mencetak jalur PCB-nya saja delete
option Top Overlay, dan Mechanical 4, sedangkan option Bottom Layer itu
terserah kepada anda, karena jika anda sudah mematikan fungsi bottom layer
option bottom layer tersebut tidak berpengaruh jika di delete atau tidak.
Setelah proses diatas dilakukan klik File | Print Job. Maka anda akan
mendapatkan hasil cetakan hanya berupa jalur dan string-string yang anda
sertakan saja.

DALIL-DALIL DAN TEOREMA ALJABAR BOOLEAN

Dalil-dalil
1. X = 1 atau X = 0 6. 0 +0 = 0
2. 1 •1 = 1 7. 1 +0 =0 +1 =1
3. 1 •0 = 0 •1 = 0 8. 1 +1 = 1
4. 0 •0 = 0 9. 0 = 1
5. 1 =0
Teorema
1a. 0 • X =0 1b. 1 +X =1
2a. 1• X = X 2b. 0 +X = X
3a. X •X = X 3b. X +X = X
4a. X •X =0 4b. X +X =1
5a. X •Y = Y • X 5b. X + X =Y + X
6a. X •Y • Z = ( X •Y ) • Z = X • (Y • Z ) 6b.
X +Y +Z = ( X +Y ) +Z = X +(Y +Z )
7a. 7b.
X •Y •......... •Z =X +Y +........... +Z X +Y +......... +Z =X •Y •........... •Z
8a. 8b.
f ( X , Y ,........, Z ,•,+) =f ( X , Y ,........., Z ,+,•)
9a. ( X •Y ) +( X • Z ) = X •(Y + Z ) 9b. ( X +Y ) •( X + Z ) = X +(Y • Z )
10a. ( X •Y ) +( X •Y ) = X 10b. ( X +Y ) •( X +Y ) = X
11a. X +( X •Y ) = X 11b. X •( X +Y ) = X
12a. X +( X •Y ) = X +Y 12b. X •( X +Y ) = X •Y
13a. ( Z • X ) +( Z • X •Y ) = ( Z • X ) +( Z •Y ) 13b.
( Z + X ) •( Z +X +Y ) =( Z +X ) •( Z +Y )
14a. 14b.
( X •Y ) +( X •Z ) +(Y •Z ) =( X •Y ) +( X •Z ) ( X +Y ) •( X +Z ) •(Y +Z ) =( X +Y ) •( X +Z )
15a. ( X •Y ) +( X •Z ) =( X +Z ) •( X +Y ) 15b. ( X +Y ) • ( X + Z ) =( X • Z ) +( X •Y )
16a. 16b.
X • f ( X , X , Y ,........, Z ) =X • f (1,0, Y ,.....ZX
) +f ( X , X , Y ,........, Z ) =X +f (1,0, Y ,.....Z )

IC TTL (Transistor-Transistor Logic)

No.Se No.Se
ri Keterangan ri Keterangan
7400 Quad 2-input NAND gates 74100 4-bit bistable latch
7401 Quad 2-input NAND gates(open collector) 74104 JK master-slave flip flop
7402 Quad 2-input NOR gates 74105 JK master-slave flip flop
7403 Quad 2-input NOR gates (open collector) 74107 Dual JK master-slave flip flop
Dual JK positive-edge-triggered flip-
7404 Hex inverters 74109 flop
7405 Hex inverters (open collector) 74116 Dual 4-bit latches with clear
7406 Hex inverters buffer-driver 74121 Monostable multivibrator
7407 Hex buffer-drivers 74122 Monostable multivibrator with clear
7408 Quad 2-input AND gates 74123 Monostable multivibrator
7409 Quad 2-input AND gates(open collector) 74125 Three-state quad bus buffer
7410 Triple 3-input NAND gates 74126 Three-state quad bus buffer
7411 Triple 3-input AND gates 74132 Quad Schmitt trigger
7412 Triple 3-input AND gates(open collector) 74136 Quad 2-input EXCLUSIVE-OR gates
7413 Dual Schmitt Triggers 74141 BCD-to-decimal decoder driver
7414 Hex Schmitt Triggers 74142 BCD counter-latch-driver
7416 Hex inverter buffer-drivers 74145 BCD-to-decimal decoder driver
7417 Hex buffer-drivers 74147 10/4 priority encoder
7420 Dual 4-input NAND gates 74148 Priority encoder
7421 Dual 4-input AND gates 74150 16-line-to-1-line multiplexer
7422 Dual 4-input NAND gates(open collector) 74151 8-channel digital multiplexer
7423 Expandable dual 4-input NOR gates 74152 8-channel data selector-multiplexer
7425 Dual 4-input NOR gates 74153 Dual 4/1 multiplexer
4-line-to-16-line decoder-
7426 Quad 2-input TTL-MOS interface NAND gates 74154 demultiplexer
7427 Triple 3-input NOR gates 74155 Dual 2/4 demultiplexer
7428 Quad 2-input NOR buffer 74156 Dual 2/4 demultiplexer
7430 8-input NAND gates 74157 Quad 2/1 data selector
Decade counter with asynchronous
7432 Quad 2-input OR gates 74160 clear
7437 Quad 2-input NAND buffers 74161 Synchronous 4-bit counter
7438 Quad 2-input NAND buffers(open collector) 74162 Synchronous 4-bit counter
7439 Quad 2-input NAND buffers(open collector) 74163 Synchronous 4-bit counter
7440 Dual 4-input NAND buffer 74164 8-bit serial shift register
7441 BCD-to-decimal decoder-nixie-driver 74165 Parallel-load 8-bit serial shift register
7442 BCD-to-decimal decoder 74166 8-bit shift register
7443 Excess 3-to-decimal decoder 74173 4-bit three-state register
7444 Excess Gray-to-decimal 74174 Hex F flip-flop with clear
7445 BCD-to-decimal decoder-drivers 74175 Quad D flip-flop with clear
BCD-to-seven segment decoder drivers(30-V
7446 Output) 74176 35-MHz presettable decade counter
BCD-to-seven segment decoder drivers(15-V
7447 Output) 74177 35-MHz presettable binary counter
7448 BCD-to-seven segment decoder drivers 74179 4-bit parellel-access shift register
Expandable dual 2-input 2-wide AND-OR-INVERT 8-bit odd-even parity generator-
7450 gates 74180 checker
7451 Dual 2-input 2-wide AND-OR-INVERT gates 74181 Arithmetic-logic unit
7452 Expandable 2-input 4-wide AND-OR gates 74182 Look-ahead carry generator
Expandable 2-input 4-wide AND-OR-INVERT
7453 gates 74184 BCD-to-binary converter

7454 2-input 4-wide AND-OR-INVERT gates 74185 Binary-to-BCD converter

Expandable 4-input 2-wide AND-OR-INVERT Three-state 64-bit random-access
7455 gates 74189 memory
7459 Dual 2-3 input 2-wide AND-OR-INVERT gates 74190 Up-down decade counter
7460 Dual 2-input expanders 74191 Synchronous binary up-down counter
7461 Triple 3-input expanders 74192 Binary up-down counter
7462 2-2-3-3 input 4-wide expanders 74193 Binary up-down counter
7464 2-2-3-4 input 4-wide AND-OR-INVERT gates 74194 4-bit directional shift register
7465 4-wide AND-OR-INVERT gates(open collector) 74195 4-bit parellel acces shift register
7470 Edge-Triggered JK flip-flop 74196 Presettable decade counter
7472 JK master-slave flip-flop 74197 Presettable binary counter
7473 Dual JK master-slave flip-flop 74198 8-bit shift register
7474 Dual D flip-flop 74199 8-bit shift register
7475 Quad latch 74221 Dual one-shot Schmitt trigger
7476 Dual JK master-slave flip-flop 74251 Three-state 8-channel multiplexer
7480 Gates full adder 74259 8-bit addressable latch
7482 2-bit binary full adder 74276 Quad JK flip-flop
7483 4-bit binary full adder 74279 Quad debouncer
7485 2-bit magnitude comparator 74283 4-bit binary full adder with fast carry
7486 Quad EXCLUSIVE-OR gates 74284 Three-state 4-bit multiplexer
7489 64-bit random-acces read-write memory 74285 Three-state 4-bit multiplexer
7490 Decade counter 74365 Three-state hex buffer
7491 8-bit shift register 74366 Three-state hex buffer
7492 divide-by-12 counter 74367 Three-state hex buffer
7493 4-bit binary counter 74368 Three-state hex buffer
7494 4-bit shift register 74390 Individual clocks with flip-flop
7495 4-bit right-shift left-shift register 74393 dual 4-bit binary counter
7496 5-bit parallel-in parellel-out shift register
Template IC TTL

 Skema power supply regulator 5 Volt dengan menggunakan batere.
 Skema power supply regulator 5 Volt dengan menggunakan Transformator.


Modul RLD

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Modul RLD

Uploaded by

Copyright:

Available Formats

Praktikum Rangkaian Logika dan Digital

Divisi Logika & Digital

5.2.2. Konversi ke sistem bilangan heksadesimal............. 23

Divisi Logika & Digital

1. Praktikan harus datang tepat pada waktunya, sesuai dengan jadwal

 Alat (khusus percobaan 2 dan 3).

Divisi Logika & Digital

Divisi Logika & Digital

Peralatan yang digunakan:

Langkah-langkah yang perlu diperhatikan

Divisi Logika & Digital

Gerbang-gerbang logika merupakan dasar untuk merealisasikan semua

2.1. INVERTER/NOT Gate

Realisasi INVERTER dengan menggunakan 1 buah IC 7404:

2.2. AND Gate

Divisi Logika & Digital

2.3. NAND Gate

Realisasi NAND gate dengan menggunakan 1 buah IC 7400:

Realisasi OR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404:

Divisi Logika & Digital

2.5. NOR Gate

2.6. EXCLUSIVE-OR/X-OR Gate

Divisi Logika & Digital

2.7. EXCLUSIVE-NOR/X-NOR Gate

Divisi Logika & Digital

Rangkaian kombinasi terdiri dari variabel masukan, gerbang logika, dan

3.1. HALF ADDER (Rangkaian setengah penjumlah)

3.2. FULL ADDER (Rangkaian penjumlah penuh)

Divisi Logika & Digital

A B C Sum Carry A B C Sum Carry

3.3. HALF SUBTRACTOR (Rangkaian setengah pengurang)

3.4. FULL SUBTRACTOR (Rangkaian pengurang penuh)

Divisi Logika & Digital

Divisi Logika & Digital

pada 10 to 4 priority encoder dengan D0 berprioritas rendah (LSB) dan D9

Realisasi rangkaian multiplekser 4-ke-1 dengan menggunakan 2 buah INVERTER

Divisi Logika & Digital

B A Input Output (Y)

Realisasi demultiplekser 1-ke-4

Divisi Logika & Digital

Hasil perbandingan itu diperagakan disini dengan tiga keluaran yang

Divisi Logika & Digital

Aljabar Boole merupakan suatu sarana yang berguna untuk menyederhanakan

4.1. Penyederhanaan menggunakan dalil aljabar Boolean

Divisi Logika & Digital

4.2. Penyederhanaan dengan menggunakan metode K-MAP

4.2.1. Kondisi acuh (Don’t care condition)

4.2.2. Cara penggambaran map:

Divisi Logika & Digital

4.2.3. Langkah-langkah penyederhanaan dari sebuah fungsi

3. f ( A, B, C , D ) = Σm(0, 4, 6, 7, 9, 12, 14, 15)

 Bentuk soal sudah dalam bentuk SOP.

 Bentuk map setelah semua persamaannya disubstitusi:

Divisi Logika & Digital

 Bentuk map setelah penggabungan:

 Dihasilkan penyederhanaan: AB +AD +CD

 Bentuk soal sudah dalam bentuk POS.

 Jumlah input = 4 variabel.

 Bentuk map setelah angka 1 disubstitusikan dan diadakan penggabungan:

 Dihasilkan penyederhanaan: BC +CD

Divisi Logika & Digital

3. f ( A, B, C , D ) = Σm(0, 4, 6, 7, 9, 12, 14, 15)

 Dihasilkan penyederhanaan: A B C D +A C D +B D +BC