Praktikum Rangkaian Logika dan Digital

Daftar Isi...................................................1 Tata Tertib Praktikum RLD....................................3 Bab 1 BAB 2
2.1. 2.2. 2.3. 2.4. 2.5. 2.6. 2.7.

Pendahuluan........................................4 Gerbang Logika.....................................6
INVERTER/NOT gate............................................ 6 AND gate..................................................... 6 NAND gate.................................................... 7 OR gate..................................................... 7 NOR gate.................................................... 8 X-OR gate................................................... 8 X-NOR gate.................................................. 9

Petunjuk Praktikum Percobaan I...............................5

BAB 3
3.1. 3.2. 3.3. 3.4. 3.5. 3.6. 3.7. 3.8. 3.9.

Logika Kombinasi..................................10
Half Adder(Rangkaian setengah penjumlah).................... 10 Full Adder( Rangkaian penjumlah penuh)...................... 10 Half Subtractor(Rangkaian setengah pengurang)............... 11 Full Subtractor(Rangkaian pengurang penuh).................. 11 Dekoder..................................................... 12 Enkoder..................................................... 12 Multiplekser................................................ 13 Demultiplekser.............................................. 14 Komparator.................................................. 15

BAB 4
4.1. 4.2.

Penyederhanaan persamaan boolean..................16
Penyederhanaan menggunakan dalil aljabar boolean ........... 16 Penyederhanaan dengan menggunakan metode K-Map.............. 17 4.2.1. Kondisi Acuh(Don’t care condition).................. 17 4.2.2. Cara penggambaran map................................ 17 4.2.3. Langkah-langkah penyederhanaan dari sebuah fungsi 18 dengan menggunakan metode K-map.....................

BAB 5
5.1.

Sistem Bilangan...................................21
Sistem bilangan desimal..................................... 21 5.1.1. Konversi ke sistem bilangan biner.................... 21 5.1.2. Konversi ke sistem bilangan heksadesimal............. 22

5.2.

Sistem bilangan biner....................................... 22 5.2.1. Konversi ke sistem bilangan desimal.................. 22

Divisi Logika & Digital
Laboratorium Komputer Gd. E lt. 5 Hal : 1

Praktikum Rangkaian Logika dan Digital
5.2.2. Konversi ke sistem bilangan heksadesimal............. 23 5.3. Sistem bilangan heksadesimal......................... 5.3.1. Konversi ke sistem bilangan desimal....... 5.3.2. Konversi ke sistem bilangan biner........ 23 23 23

Petunjuk praktikum percobaan II............................. 24 BAB 6
6.1.

Electronics Workbench 5.12........................28
Cara mengambil komponen yang akan digunakan................. 28 6.1.1. Logic gate/gerbang-gerbang logika.................... 28 6.1.2. Saklar/switch........................................ 28 6.1.3. LED(Light Emiting Diode)............................. 29 6.1.4. Power supply/sumber tegangan......................... 29 6.1.5. IC(Integrated Circuit)............................... 30

6.2.

Cara menarik garis penghubung antar komponen................ 30

6.3. Logic converter........................................30

Petunjuk praktikum percobaan III............................32 BAB 7
7.1

Protel 99 SE......................................33
Mendesain PLD(Programmable Logic Control)..............33
7.1.1 7.1.2 Bahasan tentang file *.Pld........................... 36 Bahasan tentang file *.si............................ 37

7.2

Mendesain PCB(Printed Circuit Board)...................38
7.2.1. Pembuatan pcb wizard................................. 38 7.2.2. Penempatan komponen.................................. 39 7.2.3. Penempatan track(jalur).............................. 39 7.2.4. Mengubah ukuran track................................ 42 7.2.5. Mengubah ukuran pad.................................. 43 7.2.6. Penge-print-an hasil desain PCB...................... 43

Lampiran A.................................................. 44 Lampiran B.................................................. 45 Lampiran C.................................................. 47

Divisi Logika & Digital
Laboratorium Komputer Gd. E lt. 5 Hal : 2

Praktikum Rangkaian Logika dan Digital

1.

Praktikan tidak

harus

datang

tepat

pada

waktunya, praktikum

sesuai dan

dengan

jadwal untuk

praktikum yang telah ditentukan. Jika terlambat ≥15 menit, praktikan diperkenankan untuk mengikuti diwajibkan mendaftar ulang ke bagian administrasi.

2.
3. 4.

Praktikan Sebelum

diwajibkan

untuk

membawa

kartu

praktikum diwajibkan

pada untuk

setiap mengisi

percobaan untuk ditandatangani oleh asisten yang bersangkutan. melaksanakan praktikum, praktikan daftar hadir pada form yang telah disediakan. Praktikan harus berpakaian rapih dan sopan. Dilarang memakai pakaian tanpa 5. kerah (kaos oblong) dan sandal, serta dilarang merokok dan membawa peralatan yang dapat mengganggu jadwal praktikum. Praktikan hendaklah memeriksa kelengkapan peralatan praktikum sebelum praktikum dimulai dan merapihkan serta menghitungnya kembali setelah selesai. Hendaklah penggunaan peralatan sesuai dengan pengarahan dari asisten, asisten, 6. jika maka terjadi biaya kerusakan perbaikan setelah mendapatkan oleh arahan dari yang ditanggung praktikan

bersangkutan. Pemberian nilai praktikum berikut:    7. Percobaan (keaktifan). Laporan dan kerapihan laporan. Alat (khusus percobaan 2 dan 3). setiap percobaan mengikuti kriteria sebagai

Praktikan yang tidak dapat mengikuti praktikum sesuai dengan jadwal yang telah ditentukan, harus melapor kepada asisten piket selambatlambatnya 1 hari sebelum pelaksanaan praktikum tersebut.

8.

Praktikan yang tidak membawa tugas pendahuluan yang diberikan oleh asisten tidak diperkenankan mengikuti praktikum dan diwajibkan untuk mendaftar susulan. ulang ke bagian administrasi untuk pelaksanaan praktikum

9.

Dispensasi/perubahan waktu hanya diberikan kepada mereka yang benarbenar mempunyai alasan yang sah, dengan disertai bukti-bukti, antara lain:    Sakit. Ada Quiz/ujian. Bentrok dengan praktikum yang lain.

Divisi Logika & Digital
Laboratorium Komputer Gd. E lt. 5 Hal : 3

Praktikum Rangkaian Logika dan Digital

Sistem logika dan digital menggunakan sinyal yang mempunyai nilai yang berbeda dan menggunakan unsur rangkaian yang mempunyai dua keadaan stabil, nol dan satu. Apakah suatu tindakan itu baik atau buruk?, apakah suatu keputusan benar atau salah?, apakah jawabannya ya atau tidak?. Seringkali jalan pikiran dan logika kita berurusan dengan upaya untuk mencari jawaban dari pertanyaan yang mempunyai dua nilai seperti diatas. Logika dua nilai itu sangat mempengaruhi pemikiran Aristoteles serta para matematikawan yang merasakan adanya hubungan antara logika itu dengan suatu proses aljabar. De Morgan membuka jalan yang menghubungkan logika dengan matematika, tetapi Boole(1854) yang berhasil menyatukannya. Boole menciptakan suatu aljabar baru yang menggantikan metode Aristoteles. Metode aljabar Boole digunakan untuk menguraikan, memanipulasi, menyederhanakan pernyataan logika dengan cara yang sistematik. Keunggulan metode Boole ini terletak pada kesederhanaan dan ketepatannya. Aljabar Boole tidak mempunyai dampak terhadap dunia teknik sampai Shannon (1938) menerapkan aljabar baru tersebut untuk rangkaian pengalihan telepon (Telephone Switching Circuit). Karena suatu saklar pengalih adalah suatu peralatan biner (terhubung atau terputus), Shannon dapat menganalisis dan merancang rangkaian pengalih itu dengan menggunakan aljabar Boole. Pada saat ini, khususnya dalam bidang elektronika, penggunaan teknik digital telah banyak menggantikan kerja yang sebelumnya menggunakan teknik analog. Alasan utama terjadinya pergeseran menuju teknologi digital itu adalah sebagai berikut: 1. Sistem digital lebih mudah dirancang. 2. Penyimpanan informasi mudah dilakukan. 3. Ketepatan dan ketelitian lebih tinggi. 4. Operasinya dapat dengan mudah diprogramkan. 5. Sistem digital lebih kebal terhadap derau (noise). 6. Lebih banyak rangkaian digital sistem yang dapat dibuat dalam bentuk dunia chip nyata rangkaian terpadu (IC – Integrated circuit). Satu-satunya kekurangan digital adalah karena sesungguhnya adalah sistem analog. Hampir semua besaran fisik di alam ini bersifat analog, dan besaran itulah yang merupakan masukan dan keluaran yang dapat dipantau , yang diolah dan dikendalikan oleh sistem.

Divisi Logika & Digital
Laboratorium Komputer Gd. E lt. 5 Hal : 4

Quine Mc Cluskey.Praktikum Rangkaian Logika dan Digital Tujuan Percobaan:  Mempelajari dan memahami sifat-sifat dan fungsi dari suatu gerbang logika dan logika kombinasi. Kabel-kabel penghubung. 4 buah IC 7400 (Quad 2 input Nand gate). 5 Hal : 5 . Tentukan dan letakkan tiap-tiap IC TTL yang dimaksud pada Logic Trainer dengan benar (perhatikan antara Vcc 5 V dan Ground 0 V). 1 buah logic trainer INTIKIT CK 353 lengkap dengan power supply 5 V. 5. percobaan I. 3. Mengkonversikan suatu sistem bilangan ke sistem Peralatan yang digunakan: 1. 3 buah IC 7410 (Triple 3 input Nand gate). Nilai output 1 diberikan jika led menyala dan nilai output 0 diberikan jika led mati. dan dikumpulkan 2 hari setelah pelaksanaan praktikum Divisi Logika & Digital Laboratorium Komputer Gd. 2 buah IC 7404 (Hex Inverter). Baca teori tentang penyederhanaan persamaan boolean dan sistem bilangan.  Menyederhanakan persamaan logika dengan menggunakan dalil-dalil aljabar boolean. Perhatikan saklar dan Led yang digunakan sebagai variabel input/output. Amati dan pahami setiap rangkaian gate yang dimaksud. Tugas Pendahuluan: Tulis semua simbol logic gate.  bilangan yang lainnya. 3. Langkah-langkah yang perlu diperhatikan 1. 2. dan truth table yang berada pada bab 2 dan 3 pada kertas double folio bergaris (tulis tangan). 2. Laporan percobaan I: Berisi laporan pendahuluan yang sudah berisi data hasil percobaan ditambah dengan soal asli + jawaban dari soal-soal yang diberikan oleh asisten yang bersangkutan. E lt. Hubungkan input/output tiap gate pada IC TTL yang dimaksud dengan memperhatikan jenis rangkaian yang akan diuji. Isi setiap tabel kebenaran (truth table) pada jenis rangkaian yang dimaksud. realisasi gate dengan gate. 4. Karnaugh Map. 4. 6. Tentukan gate yang akan diuji dan pahami persamaan Booleannya. 5.

yang biasanya terdapat pada pin 7(0 Volt) dan pin 14(5 Volt). dsb).Praktikum Rangkaian Logika dan Digital Gerbang-gerbang persamaan yang logika merupakan dalam dasar untuk Boolean.2. E lt. 7404. 5 Hal : 6 . INVERTER/NOT Gate Simbol: Realisasi INVERTER dengan menggunakan 1 buah IC 7404: A 0 1 Y 2. 7410. merealisasikan semua dinyatakan aljabar Persamaan-persamaan tersebut dapat direalisasikan dengan menggunakan IC Transistor-Transistor Logic (TTL) dengan tipe 74XX yang sesuai (misalnya: 7400.1. 7420. AND Gate Simbol: Realisasi AND gate dengan menggunakan 1 buah INVERTER dan 1 buah NAND gate: Divisi Logika & Digital Laboratorium Komputer Gd. Pada umumnya desain dasar sebuah IC TTL 74XX dapat dilihat pada gambar dibawah ini. 2. IC TTL ini membutuhkan tegangan sebesar 5 Volt.

E lt.Praktikum Rangkaian Logika dan Digital Realisasi AND gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404: A 0 0 1 1 B 0 1 0 1 Y 2. 5 Hal : 7 .3. OR Gate Simbol: Realisasi OR gate dengan menggunakan 2 buah INVERTER dan 1 buah NAND gate: Realisasi OR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404: Divisi Logika & Digital Laboratorium Komputer Gd.4. NAND Gate Simbol: Realisasi NAND gate dengan menggunakan 1 buah IC 7400: A 0 0 1 1 B 0 1 0 1 Y 2.

NOR Gate Simbol: Realisasi NOR gate dengan menggunakan 3 buah INVERTER dan 1 buah NAND gate: Realisasi NOR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404: A 0 0 1 1 B 0 1 0 1 Y 2.6. E lt.5. 5 Hal : 8 .Praktikum Rangkaian Logika dan Digital A 0 0 1 1 B 0 1 0 1 Y 2. EXCLUSIVE-OR/X-OR Gate Simbol: Realisasi X-OR gate menggunakan 2 buah INVERTER dan 3 buah NAND gate: Divisi Logika & Digital Laboratorium Komputer Gd.

5 Hal : 9 . E lt.7.Praktikum Rangkaian Logika dan Digital Realisasi X-OR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404: A 0 0 1 1 B 0 1 0 1 Y 2. EXCLUSIVE-NOR/X-NOR Gate Simbol: Realisasi X-NOR gate dengan menggunakan 2 buah INVERTER dan 3 buah NAND gate: Realisasi X-NOR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404: A 0 0 1 1 B 0 1 0 1 Y Divisi Logika & Digital Laboratorium Komputer Gd.

1 X-OR gate: A 0 0 1 1 B 0 1 0 1 Sum Carry 3. E lt. 1 NAND gate.2. Realisasi Half Adder menggunakan 1 INVERTER. gerbang logika. dan variabel keluaran tetapi tidak mempunyai jalur umpan balik. HALF ADDER (Rangkaian setengah penjumlah) Rangkaian logika kombinasi yang melakukan operasi penjumlahan dua bit. 3.Praktikum Rangkaian Logika dan Digital Rangkaian kombinasi terdiri dari variabel masukan. FULL ADDER (Rangkaian penjumlah penuh) Rangkaian logika kombinasi yang melakukan operasi penjumlahan 3 bit.1. 5 Hal : 1 0 . Realisasi Full Adder menggunakan 3 buah NAND gate dan 2 buah X-OR gate: Divisi Logika & Digital Laboratorium Komputer Gd.

Divisi Logika & Digital Laboratorium Komputer Gd. HALF SUBTRACTOR (Rangkaian setengah pengurang) Rangkaian logika kombinasi yang melakukan operasi pengurangan 2 bit. 5 Hal : 1 1 . Realisasi Full Subtractor menggunakan 2 buah INVERTER. Realisasi Half Subtractor menggunakan 2 buah INVERTER.4. FULL SUBTRACTOR (Rangkaian pengurang penuh) Rangkaian logika kombinasi yang melakukan operasi pengurangan 2 bit.Praktikum Rangkaian Logika dan Digital A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 Sum Carry A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 Sum Carry 3. 2 buah NAND gate. E lt.3. dengan memperhitungkan bahwa 1 telah dan 2 buah X-OR gate: dipinjam oleh tingkat yang lebih rendah. 1 buah NAND gate. dan 1 buah X-OR gate: A 0 0 1 1 B 0 1 0 1 Difference Borrow 3. dan menghasilkan selisih kedua bit tersebut.

Dalam berbagai keadaan. satu untuk setiap informasi diskret. DEKODER Rangkaian logika kombinasi n yang mengubah suatu sandi biner dengan n variabel masukan menjadi 2 saluran keluaran. Misal.Praktikum Rangkaian Logika dan Digital A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Difference Borrow 3.6. Oleh karena itu. E lt.5. 5 Hal : 1 2 . maka suatu saat akan timbul beberapa input yang mempunyai nilai logic yang sama. Realisasi rangkaian dekoder 2-ke-4 menggunakan 6 buah INVERTER dan 4 buah NAND gate: 3. kita ambil contoh Divisi Logika & Digital Laboratorium Komputer Gd. dan menghasilkan suatu sandi biner dengan n saluran keluaran. kita mengenal desain Priority Encoder. ENKODER Rangkaian logika kombinasi yang menerima 2n saluran masukan. yang dapat kita definisikan sebagai enkoder yang menggunakan prioritas pada semua input-inputnya.

Sehingga apabila dalam waktu bersamaan keduanya mempunyai input dengan nilai logic yang sama. Secara umum suatu multiplekser dengan 2 masukan dan 1 keluaran memerlukan n saluran pemilih. E lt. sedangkan 3. Desain multiplekser 4-ke-1: Realisasi rangkaian multiplekser 4-ke-1 dengan menggunakan 2 buah INVERTER dan 5 buah gerbang NAND: Divisi Logika & Digital Laboratorium Komputer Gd. sebaliknya. MULTIPLEKSER Rangkaian logika kombinasi n yang memilih sinyal. Realisasi rangkaian enkoder 4-ke-2 dengan menggunakan 2 buah gerbang OR: Low Priority Encoder akan menghasilkan output D0 bernilai logic 1.Praktikum Rangkaian Logika dan Digital pada 10 to 4 priority encoder dengan D0 berprioritas rendah (LSB) dan D9 memiliki prioritas tertinggi (MSB).7. maka untuk untuk High Priority Encoder. 5 Hal : 1 3 .

mempunyai 1 masukan dan menghasilkan banyak keluaran. E lt.Praktikum Rangkaian Logika dan Digital B 0 0 1 1 A 0 1 0 1 Input Output (Y) 3. Divisi Logika & Digital Laboratorium Komputer Gd. Desain demultiplekser 1-ke-4: Realisasi dengan demultiplekser menggunakan 6 1-ke-4 buah INVERTER dan 4 buah NAND gate: 3.9. 5 Hal : 1 4 . Suatu demultiplekser dapat berfungsi sebagai rangkaian dekoder jika masukan tunggal itu dihubungkan secara permanen dengan suatu sinyal yang bersesuaian dengan logika-1. Demultiplekser merupakan kebalikan dari multiplekser.8. Komparator Rangkaian logika kombinasi yang Selector A B 0 0 0 1 1 0 1 1 Input Y3 Outpu t Y2 Y1 Y0 dapat membandingkan dua bilangan A dan B. Demultiplekser dapat dimisalkan sebagai penyalur data (data selector). dan menentukan besar relatifnya. DEMULTIPLEKSER Rangkaian logika kombinasi yang menerima informasi dari beberapa saluran dan membagikannya ke tujuan yang jumlahnya lebih banyak.

Realisasi komparator 2 bit dengan menggunakan 7 buah INVERTER dan 13 buah NAND gate: A1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 f1 f2 f3 Divisi Logika & Digital Laboratorium Komputer Gd. E lt. A<B. 5 Hal : 1 5 . A=B .Praktikum Rangkaian Logika dan Digital Hasil perbandingan itu diperagakan disini dengan tiga keluaran yang menunjukkan apakah A>B.

E lt. Semua dalil-dalil dan teorema dari aljabar Boolean dapat anda lihat pada lampiran A.Praktikum Rangkaian Logika dan Digital Aljabar Boole merupakan suatu sarana yang berguna untuk menyederhanakan suatu pernyataan logika. Penyederhanaan menggunakan dalil aljabar Boolean Metode yang digunakan adalah dengan meminimumkan banyaknya literal dan banyaknya suku dengan menggunakan teorema dan dalil-dalil aljabar Boolean. Dan untuk jumlah variabel yang besar dan juga tidak sesuai dikerjakan dengan komputer Metode tabulasi (Quine Mc Cluskey)dapat mengatasi kekurangan tersebut. Divisi Logika & Digital Laboratorium Komputer Gd. 2. 5 Hal : 1 6 . Metode peta (map) memberikan suatu prosedur yang mudah dan langsung dalam proses penyederhanaan fungsi Boole. tetapi belum dapat dipastikan bahwa pernyataan yang disederhanakan oleh aljabar Boole itu merupakan pernyataan yang paling sederhana. 4.1. Prosedur meminimumkan itu agak sulit dirumuskan karena ketiadaan aturan khusus yang jelas untuk menentukan langkah manipulasinya. Cara itu dapat dipandang sebagai suatu tabel kebenaran dalam bentuk gambar dan merupakan perluasan dari diagram Venn. Pemetaan itu dikenal sebagai peta Karnaugh (K-Map). Contoh soal: 1.

dimanfaatkan pada K-Map mendapatkan penyederhanaan don’t care fungsinya. acuh lanjut keluaran fungsi dalam itu tidak untuk mengandaikan kombinasi diperhatikan untuk yang tidak dipakai itu tidak pernah ada selama sistemnya bekerja dengan perlu kombinasi masukan yang tidak terpakai.2. 4. B. ingatlah teori pencerminan. Sifat dasar yang dimiliki oleh segiempat yang bersebelahan dalam K-Map adalah setiap segiempat yang bersebelahan dalam peta itu hanya mempunyai beda satu variabel. Contoh: Divisi Logika & Digital Laboratorium Komputer Gd. Keadaan lebih Akibatnya. B. C ) = Σ (3. Rangkaian logika yang menggunakan sandi semacam itu baik. Penyederhanaan dengan menggunakan metode K-MAP Karnaugh-Map adalah diagram yang terdiri dari sejumlah segiempat. Dalam penggunaannya kondisi dilambangkan dengan X atau Ø. 5 Hal : 1 7 . 2. Untuk n variabel akan terdapat 2n kombinasi yang berupa sukumin yang diwakili dalam bentuk segiempat. Tentukan jumlah variabel input. E lt. sandi biner BCD mempunyai enam kombinasi yang tidak pernah terpakai. Kombinasi tersebut biasanya diperoleh dari yang memberikan keadaan yang menyebabkan fungsi itu kebenaran bernilai 1 atau 0. Berilah kode pada kolom dan baris mengikuti letak variabel input. 4. 1010 sampai dengan 1111 tidak boleh muncul dalam operasi normalnya. C ) = ABC + BC + AC + ABC f ( A. karena dijamin tidak pernah ada.2. 7) m f ( A. C ) = ( A + B +C )( B +C )( A +C )( A + B +C ) f ( A. Cara penggambaran map: 1. B. K-Map 2 variabel memerlukan 4 buah kotak. B.2. Kondisi acuh (Don’t care condition) Angka 1 dan 0 dalam K-Map menunjukkan bahwa kombinasi variabel ini membuat fungsinya tabel bernilai 1 atau 0.2. 4. 3.Praktikum Rangkaian Logika dan Digital 4.1. 7) M 4. 4. 5. 6. yaitu SOP (Sum Of Product)dan POS (Product Of Sum). Sebagai contoh. 6. K-Map 3 variabel memerlukan 8 kotak. yaitu dalam bentuk komplemen di salah satu segiempat itu dan bentuk normalnya di segiempat sebelahnya. Bentuk soal K-map terdiri dari dua bentuk. Berikut contoh dari SOP dan POS: SOP POS ⇒ ⇒ f ( A. Kombinasi yang dipakai hanyalah 0000 sampai dengan 1001 (yang menyandikan angka desimal 0 sampai dengan 9). Pengandaian itu tidak selalu benar karena dalam praktek terdapat kombinasi variabel masukan yang tidak pernah ada. dst. Setiap segiempat itu mewakili sebuah suku min. Jika pada suatu posisi terdapat lebih dari satu variabel input. 5. Bagilah variabel input pada posisi vertikal dan horizontal secara proporsional. C ) = Π (3.

2 segiempat. 4.14.19. 13. c) Hapuslah d) Dengan e) Dan gabungan segiempat pencerminan yang sepenuhnya dan telah digunakan oleh gabungan segiempat yang lain. Tentukan jumlah variabel input.Praktikum Rangkaian Logika dan Digital 4. 2. 6. mengingat vertikal horizontal. C . 14.4.7. 5 Hal : 1 8 . tiap minterm (segiempat) gabungkan yang 32 berdekatan segiempat. D. 2. B.24.31) m Penyelesaian: 1. dan akhirnya kalau masih dapat. D ) = Σ (0. Contoh soal: 1. Buatlah format map yang sesuai dengan jumlah variabel input. D ) =BCD +AB D +BC D +A BD +BCD    Bentuk soal sudah dalam bentuk SOP. Jumlah input = 4 variabel. C . 4. C . 7.16.3. 3. B. f ( A. lalu 4 segiempat. 12. 9.29. B. f ( A.12. B. 4. dan perhatikan aljabar letak tiap-tiap lingkaran. b) Pastikan tiap lingkaran berisikan 2n minterm. selalu gabungkan segiempat yang bersebelahan sebanyak Jadi kalau mungkin segiempat. Pastikan persamaannya dalam bentuk yang sama (SOP atau POS). Langkah-langkah penyederhanaan dari sebuah fungsi dengan menggunakan metode K-Map: 1. C . dengan lalu 16 melingkarinya. 3. Lakukan penyederhanaan: a) Kelompokkan mungkin.13. Bentuk map setelah semua persamaannya disubstitusi: Divisi Logika & Digital Laboratorium Komputer Gd. E lt. 5.8. Masukkan tiap minterm dari persamaan ke dalam map. terakhir ingatlah mengenai dalil-dalil teorema Boolean. C . 5. lalu 8 segiempat. B. 15) M f ( A. 15) m f ( A.20) +φ(1.6.2. D ) =( A +C )( B +C )( B +C +D ) f ( A. E ) = Σ (0. 9.28.2. D ) =BCD +AB D +BC D +A BD +BCD f ( A. B. C . 6.15. D ) = Π (1. 3.18.

Bentuk map setelah semua persamaannya diinvers dan disubstitusi:  Bentuk map setelah angka 1 disubstitusikan dan diadakan penggabungan:  Dihasilkan penyederhanaan: BC +CD Divisi Logika & Digital Laboratorium Komputer Gd.Praktikum Rangkaian Logika dan Digital  Bentuk map setelah penggabungan:  2. D ) =( A +C )( A +C )( B +C +D )    Bentuk soal sudah dalam bentuk POS. B. Dihasilkan penyederhanaan: AB +AD +CD f ( A. C . 5 Hal : 1 9 . E lt. Jumlah input = 4 variabel.

7. 15) m   Jumlah input = 4 variabel. 6. 13. Bentuk map setelah IM-nya disubstitusikan dan diadakan penggabungan : hasilkan pPenyederhanaan: A B E + BCE + C E + E B D Divisi Logika & Digital Laboratorium Komputer Gd. B.13.Praktikum Rangkaian Logika dan Digital 3. 12. B.15.18.8. D ) = Π (1.14. Bentuk map setelah indeks minterm-nya disubstitusikan dan diadakan penggabungan minterm:  5.6. C .7.   A B BC Dihasilkan penyederhanaan: A B C D + C D + D + f ( A. Bentuk map setelah IM-nya disubstitusikan dan diadakan penggabungan minterm:  4.16.24. E lt. 3.2. 4.19.29.20) +φ(1. E ) = Σ (0. 9. C . D. 9.4.31) m Jumlah input = 5 variabel. f ( A. 5 Hal : 2 0 .   B C Dihasilkan penyederhanaan: A D + D +A BC + D +A BD f ( A. D ) = Σ (0. 15) M Jumlah input = 4 variabel. 14. 6. B.12. C .

5.7. yang hanya menggunakan 2 macam simbol untuk mewakili suatu besaran nilai. Sistem bilanagn desimal menggunakan basis 10.8.2. Bentuk nilai suatu bilangan desimal dapat berupa integer desimal (bilngan bulat) atau pecahan desimal (bilangan pecahan).6. Konversi ke sistem bilangan Biner.3.4375 dipecah menjadi 125 + 0.4. komputer juga menggunakan sistem bilangan yang lain .5. yaitu sistem bilangan oktal.4375 Divisi Logika & Digital Laboratorium Komputer Gd.1. Sistem ini banyak digunakan oleh manusia. Metode ini juga disebut metode sisa. Contoh:  Konversikan bilangan desimal 45 ke dalam sistem bilangan biner. dan sistem bilangan heksadesimal.9. Konsep inilah yang dipakai dalam sistem bilangan biner. logika di komputer diwakili oleh bentuk elemen dua keadaan on atau off. 45 : 2 = 22 + sisa 1 22 : 2 = 11 + sisa 0 11 : 2 = 5 5 : 2 = 2 2 : 2 = 1 1 : 2 = 0 + sisa 1 + sisa 1 + sisa 0 + sisa 1 (dibaca dari bawah ke atas) jadi 4510 = 1011012  Konversikan bilangan desimal 125. Sistem bilangan yang paling banyak dipergunakan oleh manusia adalah sistem bilangan desimal. E lt. Disamping sistem bilangan biner. karena manusia mempunyai 10 buah jari untuk dapat membantu perhitungan-perhitungan dengan sistem desimal.1. yaitu 0.1. 5. Lain halnya dengan komputer. Prinsip dari metode ini yaitu dengan cara membagi dengan nilai 2 dan sisa setiap pembagian merupakan digit biner dari bilangan biner hasil konversi. Basis yang dipergunakan masing-masing sistem bilangan tergantung dari jumlah nilai bilangan yang digunakan. Sistem bilangan menggunakan suatu bilangan dasar atau basis yang tertentu.1. yaitu sistem bilangan yang menggunakan 10 macam simbol untuk mewakili suatu besaran. 5 Hal : 2 1 . 125.4375 ke dalam sistem bilangan biner. Sistem bilangan Desimal Sistem bilangan desimal menggunakan 10 macam simbol bilangan berbentuk 10 digit angka.Praktikum Rangkaian Logika dan Digital Sistem bilangan (number system) adalah suatu cara untuk mewakili besaran dari suatu fisik.

yaitu 16.75 X 2 = 1.5 125 125.5 X 2 = 1 = 1111101 0. 5. Untuk mengkonversikan sistem bilangan desimal ke dalam sistem bilangan heksadesimal dapat dipergunakan remainder method dengan pembaginya adalah basis dari bilangan heksadesimal . 1011012 = 1 X 25 + 0 X 24 + 1 X 23 + 1 X 22 + 0 X 21 + 1 X 20 = 1 X 32 + 0 X 16 + 1 X 8 + 1 X 4 + 0 X 2 + 1 X 1 = 32 + 0 + 8 + 4 + 0 + 1 = 4510 jadi 1011012 = 4510 Divisi Logika & Digital Laboratorium Komputer Gd. Konversi ke sistem bilangan Desimal Konversi dari sistem bilangan biner ke dalam sistem bilangan desimal dapat dilakukan dengan cara mengalikan masing-masing bit dalam bilangan dengan position value-nya. Contoh:  Konversikan bilangan biner 1011012 ke dalam sistem bilangan desimal.4375 = 0. 5 Hal : 2 2 . E lt.2.1.01111 + = 1111101. Konversi ke sistem bilangan Heksadesimal.Praktikum Rangkaian Logika dan Digital 125 : 2 = 62 + sisa 1 62 : 2 = 31 + sisa 0 31 : 2 = 15 + sisa 1 15 : 2 = 7 : 2 = 3 : 2 = 1 : 2 = 7 + sisa 1 3 + sisa 1 1 + sisa 1 0 + sisa 1 untuk bilangan desimalnya dikonversikan ke dalam sistem bilangan biner dengan cara dikalikan dengan bilangan 2. 0.437510 X 2 = 1.01112 banyaknya perkalian dengan angka 2 tergantung dari banyaknya angka desimal di belakang koma. 1583 : 16 = 98 + sisa 15 = F 98 : 16 = 6 + sisa 2 = 2 6 2 F jadi 158310 = 62F16 5.875 0.75 0.2. Sistem bilangan biner menggunakan basis 2. 5.875 0.1. Contoh:  Konversikan bilangan desimal 1583 ke dalam sistem bilangan heksadesimal. yaitu 0 dan 1.2. Sistem bilangan Biner Sistem bilangan biner menggunakan dua macam simbol bilangan berbentuk 2 digit angka.4375 X 2 = 0.

Contoh:  Konversikan bilangan heksadesimal D416 ke dalam sistem bilangan biner. Konversi dari sistem bilangan biner ke dalam sistem bilangan heksadesimal dapat biner. Contoh: dilakukan dengan cara mengkonversikan tiap-tiap empat buah digit  Konversikan heksadesimal.  Konversikan bilangan heksadesimal B6A16 ke dalam sistem bilangan desimal.2. D.01112 = 125.125 + = 125.437510 0. 5. 4. C. basis 16. 3. 6. B6A16 = 11 X 162 + 6 X 161 + 10 X 160 = 11 X 256 + 6 X 16 + 10 X 1 = 2816 + 96 + 10 = 2922 jadi B6A16 = 292210 5.437510 jadi 1111101. Konversi ke sistem bilangan Biner Konversi dari sistem bilangan heksadesimal ke dalam sistem bilangan biner dapat dilakukan dengan mengkonversikan masing-masing digit heksadesimal ke 4 digit biner. B. 7.0625 bilangan biner 1111101. Konversi ke sistem bilangan Desimal Konversi dari sistem bilangan heksadesimal ke dalam sistem bilangan desimal dilakukan Contoh: dengan cara mengalikan masing-masing digit bilangan dengan position value-nya. A. 110101002 = bilangan 1101 D 0100 4 biner 110101002 ke dalam sistem bilangan Jadi 110101002 = D416 5. E. 2. 1111101.01112 = 1 X 26 + 1 X 25 + 1 X 24 + 1 X 23 + 1 X 22 + 0 X 21 + 1 X 20 + 0 X 2-1 + 1 X 2-2 + 1 X 2-3 + 1 X 2-4 = 64 + 32 + 16 + 8 + 4 + 0 + 1 + 0.Praktikum Rangkaian Logika dan Digital  Konversikan desimal. D 1101 4 jadi D416 = 110101002 0100 Divisi Logika & Digital Laboratorium Komputer Gd. Sistem bilangan Heksadesimal Sistem bilangan heksadesimal menggunakan 16 macam simbol 0.25 + 0. 9. 8. E lt.2.01112 ke dalam sistem bilangan 5. 1.1.3.3. dan F. Sistem bilangan heksadesimal menggunakan 5. Konversi ke sistem bilangan Heksadesimal.2.3. 5 Hal : 2 3 .

5 Hal : 2 4 . setelah selesai melakukan langkah ke-7. Penyederhanaan ditujukan untuk meminimalisasi jumlah penggunaan gerbang logika. Untuk menyelesaikan soal tersebut. E lt. Divisi Logika & Digital Laboratorium Komputer Gd. 4. Print out realisasi persamaan dalam bentuk gate dan IC TTL. Buatlah tabel kebenarannya. anda bisa mengikuti langkah-langkah yang akan dijelaskan berikut ini: Bacalah soal yang anda terima dengan cermat dan pahami maksudnya. Pertemuan ke-2 Tugas pendahuluan: Disket berisi file realisasi persamaan dengan gerbang-gerbang logika dan IC-IC TTL. Aljabar Boole Karnaugh Map Merealisasikan persamaan logika dengan Sederhanakan persamaan ke bentuk yang paling sederhana. 10. 9. 8. Pertemuan ke-1 Tugas pendahuluan:Anda dihadapkan pada soal yang harus anda selesaikan sesuai dengan petunjuk yang 1.12  menggunakan IC TTL. gambarkan rangkaian gate anda dalam bantuk IC TTL tipe 74XX dengan menggunakan software Electronics Workbench. Tentukan banyaknya input dan output yang diperlukan. Carilah persamaan logicnya menggunakan salah satu metode berikut ini:   5. 6. 2. Realisasikan gambar yang telah anda buat dengan menggunakan IC-IC TTL pada media Protoboard. Gambarkan persamaan yang anda dapatkan dalam bentuk gate-gate dengan menggunakan software Electronics Workbench. diberikan. Ubahlah persamaan logic hasil penyederhanaan ke bentuk persamaan NAND gates dan INVERTER. 3. 7.Praktikum Rangkaian Logika dan Digital Tujuan Percobaan:  Mensimulasikan persamaan dalam bentuk gate-gate dan IC-IC dengan bantuan software Electronics Workbench 5. Tentukan jumlah IC TTL yang anda perlukan.

Laporan percobaan II: Berisi soal asli yang diberikan map.  terhubung pesawat telepon tidak terpakai. yang berarti bila handset Pesawat diangkat telepon B saluran dapat akan terhubung bila ke pesawat telepon A A. Berikut adalah salah satu contoh soal beserta jawabannya: Dalam dihubungkan sebuah dengan rumah tiga terdapat buah sebuah saluran yang telepon yang pesawat telepon masing-masing diletakkan di meja A. Laporan percobaan II dikumpulkan 1 hari setelah pelaksanaan percobaan II pertemuan ke-2. part list. kemudian kita buat tabel kebenarannya. I2(indikator yang menunjukkan telepon line 3 sedang dipakai). lalu untuk kelima buah outputnya I1(indikator yang menunjukkan telepon line 2 sedang dipakai). karnaugh persamaan penyederhanaan. Jadi disini anda mempunyai 3 buah input dan 5 buah output. 5 Hal : 2 5 . dan model list). realisasi persamaan dengan menggunakan IC-IC TTL(Schematic. B(untuk line 2). yang berarti hanya dapat terhubung ke saluran jika telepon A dan B tidak digunakan. dan dapat langsung terhubung walaupun telepon C sedang digunakan. C. Pada soal ini anda diminta untuk merancang sebuah alat yang mengatur prioritas tertinggi dari tiga buah telepon dalam menerima suatu panggilan. part list. 2. C(untuk line 3). Jawaban dikerjakan dengan langkah-langkah sebagai berikut: 1. oleh asisten hasil yang bersangkutan.  Pesawat telepon C memiliki prioritas terendah. B. dan model list). Z( output dari telepon line 3).Praktikum Rangkaian Logika dan Digital Pada pertemuan ke-2 ini anda diminta untuk merealisasikan persamaan anda dengan menggunakan IC TTL pada media protoboard. Y( output dari telepon line 2). sebagai berikut: Divisi Logika & Digital Laboratorium Komputer Gd. realisasi persamaan dengan menggunakan gate(Schematic. Rancang suatu rangkaian penerima dengan ketentuan sebagai berikut:  Pesawat Telepon A memiliki prioritas tertinggi. Kita beri nama inputnya sebagai berikut: A(untuk line 1). E lt. X( output dari telepon line 1). walaupun sedang dipakai oleh yang lain.  Pada pesawat telepon A terdapat lampu indikator yang menandakan bahwa pesawat B & C sedang digunakan atau tidak. tabel kebenaran.

Langkah berikutnya persamaan pada langkah ketiga diubah menjadi bentuk NAND gates dan inverter. E lt. 6. Dari tabel tersebut setelah dibuat K-mapnya akan didapat persamaan logicnya.Praktikum Rangkaian Logika dan Digital 3.dapat dilihat bahwa rangkaian terdiri dari:    4 buah INVERTER 1 buah NAND gate 2 input 1 buah NAND gate 3 input Maka IC TTL yang diperlukan adalah:    1 buah IC 74LS04 1 buah IC 74LS00 1 buah IC 74LS10 Divisi Logika & Digital Laboratorium Komputer Gd. Dari gambar diatas . yaitu: X Y Z =A = A •B = A • B •C IL1 = B IL2 = C 4. Langkah berikutnya kita realisasikan persamaan diatas dengan menggunakan gerbang-gerbang logika. 5 Hal : 2 6 . sehingga menjadi: X Y Z = ( A) • ( A) = ( A • B) • ( A • B) = ( A • B •C ) • ( A • B •C ) IL1 = ( B ) • ( B) IL 2 = (C ) • (C ) 5.

Praktikum Rangkaian Logika dan Digital 7. 5 Hal : 2 7 . E lt. Selanjutnya langkah terakhir adalah menggambarkan rangkaian gate tersebut dalam bentuk IC TTL: Setelah anda menyelesaikan point 1 s/d 7 maka anda baru dapat mempraktekkan percobaan II Divisi Logika & Digital Laboratorium Komputer Gd.

OR.1. X-NOR. Klik bar Number of Input | tentukan banyaknya input dengan memilih option yang tersedia | OK. Divisi Logika & Digital Laboratorium Komputer Gd. Logic Gate(gerbang logika)  Klik icon Logic gates pada toolbar.1. lalu drag & drop ke dalam worksheet anda.Praktikum Rangkaian Logika dan Digital EWB (Electronic Work Bench) adalah salah satu dari sekian banyak software yang digunakan untuk mendesain skema rangkaian elektronika maupun skema rangkaian logic.1. jika anda membutuhkan input lebih dari dua dari komponen diatas lakukan langkah-langkah sebagai berikut:  Klik dua kali pada gate yang bersangkutan. klik icon NAND. NAND. X-OR.  Cara diatas berlaku untuk melakukan pengambilan gate-gate yang lain.1.  6. 5 Hal : 2 8 . NOR. Gambar icon Logic Gates Gambar pengembangan dari icon Logic Gates Catatan:  Standar input dari AND. karena software ini secara virtual melalui fungsi simulasi-nya akan memberitahukan apakah skema yang telah kita rancang akan bekerja dengan baik pada saat direalisasikan dengan komponen yang sesungguhnya.  Untuk mengambil NAND gate. 6.  Selanjutnya cara diatas berlaku untuk semua jenis gate yang ingin diubah jumlah inputnya. Saklar/Switch  Klik icon Basic pada toolbar. dan yang lainnya(terkecuali INVERTER) adalah 2.2. Cara mengambil komponen yang akan digunakan: 6. Software ini sangat berguna dalam perancangan suatu desain. E lt.

Gambar icon Basic Gambar icon Switch Gambar Switch Gambar pengembangan dari icon Basic 6. LED (Light Emiting Diode)    Klik icon Indicators pada toolbar. Power Supply Divisi Logika & Digital Laboratorium Komputer Gd. 5 Hal : 2 9 . hal ini berguna ketika anda.1. lalu pada menu switch properties pilih bar value. Jika anda ingin meng-ON-kan switch tersebut anda tinggal menekan nama huruf pada keyboard sesuai dengan yang anda berikan pada bar value. Klik Red probe.3. E lt.Praktikum Rangkaian Logika dan Digital   Klik icon switch. lalu drag & drop ke dalam worksheet anda. melakukan simulasi.4. dll) dengan cara mengklik dua kali pada switch yang bersangkutan. lalu isi nama yang diinginkan. oleh karena itu untuk membedakan LED yang satu dengan yang lainnya kita bisa mengganti warna LED tersebut dengan cara sebagai berikut:  Klik dua kali pada LED yang dimaksud | pilih Choose Probe | pilih warna yang diinginkan | OK.1. B. Gambar icon Indicators Gambar icon Red Probe Gambar LED Gambar pengembangan dari icon Indicators 6. Beri nama saklar yang anda gunakan dengan huruf (A. lalu drag & drop ke dalam worksheet anda. Ada kalanya kita membutuhkan lebih dari satu LED ketika merancang suatu alat.  Selanjutnya cara diatas berlaku untuk semua switch yang akan digunakan.

Klik icon Vcc. salah yang satu telah kegunaannya kita buat. kemudian tarik ke kaki komponen yang lain yang akan dihubungkan. Klik icon 74xx. Logic Converter Logic converter adalah sebuah tool yang berfungsi untuk membantu dalam perancangan sebuah alat. Keuntungan dari Battery yaitu voltage-nya yang bisa diubah-ubah. Selain Vcc kita juga dapat menggunakan Battery sebagai source voltage. 6. adalah untuk menyederhanakan persamaan logic merealisasikan Divisi Logika & Digital Laboratorium Komputer Gd. Cara menarik garis penghubung antar komponen Lakukan penarikan garis setelah komponen yang diperlukan telah diambil. E lt. Gambar icon Source Gambar icon Vcc Gambar icon Battery Gambar icon Ground Gambar pengembangan dari icon Source 6.  Lepaskan setelah muncul titik hitam pada komponen tujuan. sampai muncul titik hitam.1. caranya adalah sebagai berikut:  Arahkan pointer mouse pada salah satu kaki komponen. Gambar icon Digital ICs Gambar icon 74xx Gambar pengembangan dari icon Digital ICs 6.  Klik kiri dan tahan.Praktikum Rangkaian Logika dan Digital    Klik icon Source pada toolbar.2. lalu drag & drop ke dalam worksheet anda. Akan muncul menu 74xx series. IC (Integrated Circuit)    Klik icon Digital Ics pada toolbar.3. lalu drag & drop ke dalam worksheet anda.  Selanjutnya cara diatas berlaku untuk pengambilan semua jenis IC.5. lalu pilih tipe IC yang akan digunakan | Accept. 5 Hal : 3 0 .

  Klik Simplify (SIMP). lalu isikan bagian output dengan 0 dan 1 sesuai dengan truth table yang anda miliki. Karena berdasarkan pengalaman. dari Kami sangat yang menyarankan dihasilkan anda baru untuk menyederhanakan persamaan logic dengan menggunakan metode persamaan dibuat gambar gatenya secara manual dengan menggunakan software EWB dengan cara menarik satu persatu gate yang dibutuhkan. Cara penggunaannya:   Klik icon Instrument pada toolbar. maka kita akan mendapatkan persamaan logic yang sederhana dari truth table yang kita masukkan pada langkah sebelumnya. E lt. yang akan menyebabkan anda menggunakan banyak IC TTL ketika merealisasikan Karnaugh Map rangkaian atau dan anda. Selain itu persamaan yang dihasilkan masih belum sederhana. 5 Hal : 3 1 . Klik icon Logic Converter. maka anda akan mendapatkan realisasi dari truth table dalam bentuk gerbang NAND. tetapi sangat disarankan agar anda tidak menggunakan Logic Converter. Catatan : Logic Converter memang memudahkan kita dalam menyederhanakan suatu persamaan logic.Praktikum Rangkaian Logika dan Digital persamaan yang telah kita buat menjadi gate-gate sesuai dengan yang kita inginkan. lalu drag & drop ke dalam worksheet anda. Klik A|B NAND. Klik jumlah input sesuai dengan kebutuhan. Gambar icon Instrument Gambar icon Logic Converter Gambar pengembangan dari icon Instrument Divisi Logika & Digital Laboratorium Komputer Gd. persamaan yang dihasilkan oleh Logic Converter tidaklah sama dengan truth table yang kita miliki. dan klik dua kali pada gambar Logic Converter yang muncul pada worksheet anda untuk mengeluarkan menu Logic Converter.  Bagian kiri tabel merupakan bagian input. dengan hanya sekali klik saja kita dapat membuat gatenya tanpa harus bersusah payah. dan bagian kanan merupakan output.

Pada pertemuan ke-2 ini anda diminta untuk membakar file output (*. 5 Hal : 3 2 . karnaugh map. Soal yang diberikan dapat dikerjakan dengan mengikuti langkah-langkah yang telah diberikan pada percobaan II pertemuan ke-1 dari point 1 s/d point 5.anda diminta untuk menuliskan persamaan dengan bahasa CUPL pada PROTEL 99 SE. tabel kebenaran. Pertemuan ke-2 Tugas pendahuluan: Disket berisi file-file *. Laporan percobaan III: Berisi soal asli yang diberikan oleh asisten yang bersangkutan. Anda akan diajarkan bagaimana membuat PCB dengan bantuan software PROTEL 99 SE. persamaan hasil penyederhanaan.  Pertemuan ke-1 Tugas pendahuluan:Pada percobaan ini anda belajar pemrograman gerbang-gerbang logic pada IC PAL dengan menggunakan bahasa CUPL (Compiler Universal for Programmable Logic) yang terdapat pada software PROTEL 99 SE.Praktikum Rangkaian Logika dan Digital Gambar menu Logic Converter Tujuan Percobaan:  Merealisasikan persamaan yang didapat pada percobaan II ke dalam IC PAL dengan menggunakan bahasa CUPL. Setelah anda selesai . E lt. *.si dari soal pertemuan ke-1 kepada anda. beserta print yang diberikan pada Mendesain PCB (Printed Circuit Board) Divisi Logika & Digital Laboratorium Komputer Gd.pld.jed) ke dalam IC PAL dengan menggunakan Universal Programmer dan merealisasikannya dengan media protoboard. Penggunaan IC PAL memungkinkan kita untuk mendesain rangkaian logika dengan menggunakan satu buah IC.

Prasyarat mengikuti ujian: Laporan percobaan III Protel 99 SE merupakan sebuah software yang digunakan untuk membantu semua tugas yang berhubungan dengan desain elektronika. *. Ubah nama database (xxxx. *. *.lst. CUPL menyediakan suatu fungsi bagi anda untuk mendesain PLD dengan menggunakan aljabar Boolean ataupun bahasa mesin dan tabel kebenaran. *.Praktikum Rangkaian Logika dan Digital out file-file yang dihasilkan pada waktu compile dan simulate(*.wo. dan lainnya. *. ubah lokasi penyimpanan pada bagian Database Location.si. Langkah-langkah yang harus anda lakukan adalah sebagai berikut: 1. E lt. dan bila perlu.pld. 3. *.abs. 6. *. Jalankan program Protel 99 SE dengan mengklik icon Protel 99 SE di desktop atau di dalam start menu | Programs. Pada toolbars klik File | New. 5 Hal : 3 3 .pcb.si. melakukan simulasi dari rancangan skema yang anda buat.1. 4. Dengan bantuan software ini anda bisa mendesain sebuah PCB (Printed Circuit Board) berdasarkan keinginan anda atau dari sebuah skema elektronika secara otomatis.cfg. 7. beri Password dengan mengklik bar Password. Anda hanya perlu membuat/mengisi file *. Anda Diminta untuk mengisikan data sebagai berikut:     Name (File pld & si harus sama) Part Number Device Designer : : : : => Nama file Nim anda g16v8 Nama anda Divisi Logika & Digital Laboratorium Komputer Gd.ddb) pada bagian Database file name.jed. Pada layar kosong.pld dan file *. *.rep. klik kanan lalu pilih New | Wizard | PLD-CUPL Wizard | OK | Next. bahan ujian meliputi semua materi yang pernah diajarkan pada percobaan I s/d percobaan 3.so) dan print out PCB yang anda desain (*.net) Pertemuan ke-3 Pada pertemuan ke-3 ini akan diadakan ujian tertulis dan praktek. 5. Mendesain PLD (Programmable Logic Device) Pada bagian ini akan dibahas bagaimana merancang sebuah PLD menggunakan CUPL (Compiler Universal for Programmable Logic). 2. *.

oleh karena itu hapus isi file mulai bagian /**Inputs**/ sampai dengan bagian /**Logic Equations**/. yang perlu anda ubah hanya pada bagian /**Inputs**/ sampai dengan /**Logic Equations**/ beserta isinya.si caranya adalah sebagai berikut:  Pada posisi file *. 5 Hal : 3 4 . lalu pada bagian Format pilih PLD Simulation Input Files (*. 10. dan ganti ekstensinya dari *. klik lalu File pada | Save bagian Name hapus kata Copy of. Di atas sudah dibahas.si) | OK. pada toolbar Copy As. Bagian /**Logic Equations**/ digunakan untuk menuliskan persamaan aljabar Boolean.Praktikum Rangkaian Logika dan Digital     Company Assembly Location Format : : : : Universitas Trisakti Teknik Elektro Lab RLD Kosongkan 7. 9. Divisi Logika & Digital Laboratorium Komputer Gd. bahwa kita membutuhkan file *. bagian /**Inputs**/ dan /**Outputs**/ digunakan untuk mendeklarasikan variabel pin I/O yang akan anda gunakan. Bagian Declarations and Intermediate Variables digunakan untuk mendefinisikan variabel yang bukan variabel I/O yang berbentuk persamaan yang dipakai oleh banyak variabel pada bagian /**logic Equations**/.si. maka untuk membuat file *.pld.si. Pada file *. Dan bagian yang terhapus tersebut diganti dengan ekspresi ORDER dan Vectors seperti pada contoh file *.pld. E lt.si. Setelah itu anda klik Next | Text Editor | Next | Next | isi jumlah I/O pin yang diperlukan | Next | Next | Finish.si tersebut. Kemudian pada bar explorer akan bertambah suatu file dengan ekstensi *.si yang akan diberikan.pld.pld dan file *. 8. serta untuk mempermudah pengertian dari sebuah desain.pld ke *. Setelah anda melakukan langkah-langkah diatas akan muncul sebuah file *. lalu klik file *.

Setelah selesai klik OK. Pilihan Quine Mc-Cluskey adalah algoritma yang terbaik untuk arsitektur PAL.cfg. lalu pada bagian Device Name pilih g16v8 yang terletak paling atas. proses configure ini berguna untuk mengkonversikan file *.pld. *. kesalahannya dapat anda lihat pada file *. 5 Hal : 3 5 .pld klik PLD | Compile pada toolbar. *. masih dalam posisi file *. Pilihan virtual memungkinkan kita untuk mendesain sebuah PLD tanpa harus memikirkan arsitektur target yang digunakan. Jika file *. 12.rep. Pilihan virtual juga memungkinkan sebuah desain memuat jumlah pin dan jumlah literal persamaan yang tidak terbatas jumlahnya. pada bagian Device Type pilih GAL. Jumlah pin dan literal persamaan adalah alasan yang menyebabkan kita harus mengganti device target yang lebih besar (yang memuat I/O lebih banyak). Pada file *. E lt. bagian ORDER digunakan untuk mendeklarasikan variabel yang akan digunakan pada proses simulasi. lalu klik OK. dan untuk menerangkan Divisi Logika & Digital Laboratorium Komputer Gd.Praktikum Rangkaian Logika dan Digital Pada saat meng-compile anda dapat menggunakan pilihan virtual pada bagian device.pld yang anda buat tidak ada kesalahan (tanpa ada Error) maka secara otomatis anda akan mendapatkan file *. *. lalu pada bagian Logic Minimization pilih Quine Mc Cluskey. Jika pada saat meng-compile anda mengalami Error. Pada bagian target device klik Change.abs. 13. Pada posisi file *.lst. klik PLD | Configure.jed.si. Ini memungkinkan anda untuk memastikan bahwa desain anda akan berhasil di-compile. 11. Setelah melakukan proses configure. sebaik pada saat meng-compile file *. Pada bagian Optimizations beri tanda cek Keep XOR (do not expand to And-Or).lst.jed dari PAL To GAL. Proses configure akan menghasilkan file *.pld yang pas jumlah literal persamaannya.

7. .Praktikum Rangkaian Logika dan Digital bagaimana variabel itu akan ditampilkan. maka anda harus membetulkan kesalahan pada file *.si. tetapi alat yang anda buat akan mengalami kesalahan pada saat diuji/dites.pld digunakan untuk mendeklarasikan pin I/O yang akan digunakan dan yntuk menuliskan persamaan logic yang telah kita buat. .si sudah benar. Compile dan simulasi memang akan berhasil. . atau persamaan yang anda masukkan tidak sama dengan data tabel kebenaran pada file *. Bagian Vectors digunakan untuk meletakkan tabel kebenaran (truth table). Bahasan tentang file *. maka secara otomatis anda akan mendapatkan dua file tambahan yaitu file *.si.so dan file *. Setelah anda selesai mengisikan data-data pada file *.pld. 15. . Jika pada saat pertama kali anda melakukan compile dan simulate mengalami kegagalan.si sesuai dengan data kesalahan yang diberikan pada file *. 14.si yang anda buat tidak ada kesalahan.wo. . .pld Pada intinya file *. Jika file *. tetapi sebelum itu hapus dulu semua file yang dihasilkan pada saat compile dan simulate. /*********************************************************************/ /* */ /*********************************************************************/ /** Inputs **/ Pin = . Tetapi jika anda yakin bahwa tabel kebenaran yang anda buat pada file *. /** **/ **/ Divisi Logika & Digital Laboratorium Komputer Gd.wo. E lt. . . dan jika yang kedua kali compile dan simulate yang anda lakukan berhasil maka anda harus melakukan compile dan simulate untuk yang ketiga kalinya. 5 Hal : 3 6 .pld yang belum terisi: Name Partno Revision Date Designer Company Assembly Location Device Format xxxxx xxxxx xxxxx xxxxx xxxxx xxxxx xxxxx xxxxx xxxxx xxxxx . /** Pin = . Jika pada saat simulasi anda mengalami error. Karena anda mungkin salah dalam memasukkan persamaan.wo.1.1. . kesalahannya dapat anda lihat pada file *. Jika mengalami error pada saat simulasi seperti yang sudah dijelaskan diatas jangan membetulkan kesalahan pada file *. klik PLD | Simulate. Berikut adalah listing dari sebuah file *.

Revision dan yang lainnya akan terisi secara otomatis jika anda mengisikan data-data yang diminta pada poin no. Ketentuan pin diatas pada poin no.4 hanya berlaku untuk tipe IC AMD PALCE16V8H. /** Pin = . . Pada bagian input hanya berisi bilangan biner 0.  Isilah bagian outputs dengan nomor pin 12 s/d 19 sesuai dengan jumlah output yang anda perlukan. Bagian Declaration and Intermediate Variables merupakan tempat mendeklarasikan varaiabel yang berbentuk persamaan.6. L(Low). Isilah bagian inputs dan outputs dengan variabel-variabel yang anda tentukan sendiri. . atau dari produsen lain dengan tipe 16v8 4. E lt. Setiap variabel input dan output antara huruf besar [A] dan huruf kecil [a] sangat berpengaruh.si yang belum terisi: Name Partno Revision Date Designer Company Assembly Location Device xxxxx xxxxx xxxxx xxxxx xxxxx xxxxx xxxxx xxxxx xxxxx .  Pin nomor 10 & 20 dihubungkan ke sumber tegangan. Bagian /** **/ digunakan untuk memberikan keterangan atau komentar. NOT = !. . 6. Setiap pindah baris harus diakhiri dengan tanda (. yang akan dipakai berulang kali pada bagian Logic Equations. Bahasan tentang file *. Bagian Header Information seperti Name. 4. 7.Praktikum Rangkaian Logika dan Digital /**Outputs**/ Pin = .si Pada dasarnya file *. 3.2. dan merupakan dua variabel yang berbeda. 5 Hal : 3 7 . Divisi Logika & Digital Laboratorium Komputer Gd. . . Penentuan nomor pin dijelaskan sebagai berikut:  Isilah bagian inputs dengan nomor pin 1 s/d pin 9 dan pin 11 sesuai dengan jumlah input yang anda perlukan. 1. LATTICE GAL16v8.1. 7.si merupakan bentuk dari permintaan input dan hasil output dari suatu persamaan logika. serta X untuk kondisi Don’t care. sedangkan pada bagian output berisi variabel H(High). X(Don’t Care). 5. . Ekspresi logika yang dapat digunakan adalah AND = &. 2. /** **/ **/ **/ /** Declarations and Intermediate Variables /** Logic Equations **/ Penjelasan: 1. . XOR = $.). Bagian Logic Equations merupakan bagian yang memuat persamaan akhir. Partno. OR = #. Berikut adalah listing dari sebuah file *. .

E.%1.2.C.Praktikum Rangkaian Logika dan Digital Format xxxxx .B.2. Mendesain sebuah PCB Pada bagian ini anda akan diajarkan bagaimana caranya mendesain sebuah PCB (Printed Circuit Board) dengan menggunakan bantuan software PROTEL 99 SE. Pada bagian akhir anda masukkan nilai-nilai input dan variabel output sesuai dengan data yang anda miliki.6. Bagian Header Information seperti Name.1. Setiap pindah baris harus diakhiri dengan tanda (.%1. tetapi kali ini diberi spasi sesuai dengan banyaknya spasi yang telah anda tentukan pada bagian ORDER. 2.%1.%1. 4. Revision dan lainnya akan terisi secara otomatis jika anda mengisikan data-data yang diminta pada poin no. lainnya). 7. Vectors: $msg”A B C D E F (1 000000 000001 000010 000011 input L H L H output z” 3) spasi 7.Z.D. Contoh: ORDER: A.%1.%3. Isilah bagian inputs dan outputs dengan variabelvariabel yang anda tentukan sendiri. Bagian /** **/ digunakan untuk memberikan keterangan atau komentar.). 3. E lt.F. Partno. /*********************************************************************/ /* */ /*********************************************************************/ ORDER: Vectors: $msg”” 1. Pembuatan PCB Wizard Divisi Logika & Digital Laboratorium Komputer Gd. Bagian Vectors juga digunakan untuk mendeklarasikan variabel I/O yang digunakan. Bagian ORDER digunakan untuk mendeklarasikan diselingi variabel %X (X I/O yang digunakan. secara berurutan dengan oleh menandakan jumlah spasi yang anda inginkan antara satu variabel dengan variabel 5. Penulisan variabel ini diletakkan setelah anda menuliskan variabel $msg”(variabel)”. 6. 5 Hal : 3 8 .

Anda sudah mempunyai sebuah PCB kosong yang siap diisi dengan komponen yang anda butuhkan. Isi keterangan-keterangan untuk title block | Next. Jangan lupa untuk memberi nama pada setiap komponen yang akan anda gunakan dengan cara mengklik dua kali pada komponen yang bersangkutan. 6. lalu ketikkan nama yang anda inginkan komponen pada ini bar Properties berguna bagian untuk designator (bebas). Pada bagian routing via style pilih thruhole Vias Only | Next. 10. Gunakan Add/Remove untuk menambah atau mengurangi library yang berada pada Program Files | Design Explorer 99 SE | Library | PCB. Pada bagian sebelah kiri klik bar Browse PCB. 9. Pada bagian units pilih imperial dan Custom made board | Next. E lt. tentukan bentuk PCB dengan mengatur bagin Inner & Corner Cuttoff. Pada bagian Routing Technology pilih Through-hole components dan one/two/three track sesuai dengan kebutuhan | Next.Praktikum Rangkaian Logika dan Digital 1. klik kanan lalu pilih New | Wizard | Printed Circuit Board Wizard | OK | Next. 13. Anda telah masuk ke menu Board Wizard | Next. Pada bagian Browse pilih Libraries. pengaturan ini juga dapat dilakukan secara manual pada saat anda mendesain PCB di workspace anda. Penempatan Komponen 1. Gunakan edit untuk mengubah bentuk komponen yang bersangkutan.2. 4. 6. Atur ukuran Track Size. Gunakan Browse untuk melihat semua komponen yang terdapat pada library tersebut. 4. 3. 5. Pada bagian Layer Stack pilih Two Layer Non Plated | Next.2. Untuk IC yang kita gunakan pilih Dip 14 untuk IC TTL dan DIP 20 untuk IC PAL. 8. 7. 3. Pada layar kosong. Divisi Logika & Digital Laboratorium Komputer Gd. Via Hole Size. Pada toolbars klik File | New. Jalankan program Protel 99 SE dengan mengklik icon Protel 99 SE di desktop atau di dalam start menu | Programs. lalu drop di worksheet anda. 12. Minimum Clearance | Next | Next | Finish. jika anda ingin berbentuk kotak hilangkan tanda cek pada Inner & Corner Cutoff | Next | Next. 5 Hal : 3 9 .ddb) pada bagian Database file name. dan beri Password dengan mengklik bar Password bila perlu. 11. 2. 7.net yang akan dijelaskan nanti. 7. ubah lokasi penyimpanan pada bagian Database Location. Atur ukuran-ukuran yang anda inginkan pada PCB yang akan anda buat. Penamaan sangat pembuatan file *. Gunakan Place untuk menempatkan komponen pilihan anda ke dalam PCB anda. Ubah nama database (xxxx. 8. Via Width. 5. 2.

File *. dst.net. Klik menu yang terletak di kiri bawah. 2. E lt.net dari PCB yang anda desain. Net 2. Prosedur tersebut berlaku untuk setiap komponen yang akan anda gunakan. dst) hanya akan melalui kaki-kaki komponen yang hanya anda inginkan. karena jika tidak akan menyebabkan error pada saat anda meng-execute file *. Setelah anda menempatkan dan memberi nama semua komponen yang akan anda gunakan klik Design | Netlist Manager.Praktikum Rangkaian Logika dan Digital 9. sehingga untuk setiap Net (Net 1. 4. 5. lalu klik option Export Netlist from PCB | Yes.net berisi semua informasi mengenai semua komponen yang anda pergunakan dalam mendesain sebuah PCB dan informasi mengenai jalur jalur yang akan melalui kaki-kaki komponen. 7. Dalam hal ini untuk setiap track yang anda buat akan diimpelementasikan dalam bentuk Net 1. Divisi Logika & Digital Laboratorium Komputer Gd. Setiap komponen yang anda gunakan harus mempunyai designator yang berbeda. Penempatan Track 1. Geser slider ke arah paling bawah lalu mulai tuliskan net-net yang anda butuhkan.2. Mengenai cara penulisannya akan dijelaskan berikut ini. 3. Sekarang anda sudah mempunyai file *.3. Untuk itu anda perlu menuliskan sedemikian rupa. 5 Hal : 4 0 . Net 2.

5 Hal : 4 1 . E lt..  Untuk penamaan komponen terserah anda. tetapi sebaiknya yang pendekpendek saja untuk memudahkan anda dalam membuat file *. save file anda dengan cara mengklik icon bergambar disket pada toolbars atau melalui File | Save.net. Divisi Logika & Digital Laboratorium Komputer Gd. Langkah berikutnya anda kembali ke file *. atau anda zoom sampai terlihat tulisan pada kakinya. Pada toolbars klik Design | Load Nets..Praktikum Rangkaian Logika dan Digital 6.net. lalu akan muncul jendela seperti dibawah ini. 8. 7. Cara untuk membuat file *.pcb anda. Untuk menghubungkan titik 2 dari komponen R4 ke titik 3 pada komponen IC1.net. Setelah anda yakin dalam membuat file *.  Untuk mengetahui suatu kaki komponen adalah kaki yang ke 1.net sbb: ( Net 1 R4-2 IC1-3 ) Ingat !!!   Setiap net hanya untuk menghubungkan satu jalur.. Nama komponen dengan kaki komponen dibatasi dengan tanda dash (-)  Berilah nama untuk setiap komponen sebelum membuat file *. klik dua kali pada kaki tersebut dan lihat bagian designator pada bar properties.3.2. seperti yang telah dijelaskan diatas. dst. 9.net. Penulisan suatu net harus diawali dengan tanda ( dan diakhiri oleh tanda ). lihat gambar!. maka kita harus menulis pada file *.

lalu akan muncul menu seperti dibawah ini: Divisi Logika & Digital Laboratorium Komputer Gd. pada kolom akan tampil data-data tentang jalurjalur yang anda buat melalui file *. Pada toolbars klik Auto Route | All. 13. Jika setelah proses Auto Route selesai. lalu klik file *net yang dimaksud lalu klik OK. geser komponen-komponen yang jalurnya mendapat warna hijau lalu klik Auto Route | All. klik dua kali tulisan Routing Layers pada bagian Name.net yang anda buat. Anda akan kembali ke file *. dan hasil harus tanpa error. maka secara otomatis akan terbentuk jalur-jalur yang menghubungkan kaki-kaki komponen yang anda inginkan. Jika jalur anda menghasilkan dua buah warna merah dan biru maka pcb anda diset untuk two layer mode. E lt. mungkin anda salah dalam menempatkan komponen. dan jalur yang anda buat menghasilkan warna hijau itu berarti jalur yang satu bertabrakan dengan jalur yang lain.pcb desain. lalu pada bar Routing anda pilih Routing Layers.Praktikum Rangkaian Logika dan Digital 10. terlalu jauh atau alasan yang lainnya. Jika tidak ada kesalahan anda klik execute. Klik browse untuk menentukan lokasi tempat anda menyimpan file *.net dan betulkan kesalahannya disana. Anda hanya perlu melakukan proses Auto Route ulang dengan cara mengklik Tools | Un-route | All. Jika ada error anda kembali ke dalam file *. 11. maka untuk merubahnya ke one layer mode anda klik Design | Rules. dengan sedikit perubahan pada pcb yang anda 12.net. 5 Hal : 4 2 . Pada tampilan berikut.

yang pada sama bar maka yang perlu anda lakukan adalah mengklik Routing. Dan anda hanya perlu melakukan proses Auto Route ulang. bagian Shape untuk menentukan bentuk pad anda. lalu akan muncul menu Max-Min Width Rule. Mengubah ukuran Pad  Jika anda ingin mengubah ukuran Pad. Y-Size. maka double-klik Pad yang bersangkutan dan muncul menu Pad. lalu ubah option Bottom Layer menjadi Not Used | OK | Close. E lt. Mengubah ukuran Track  Jika track yang ingin anda ubah ukurannya hanya 1 saja. lalu klik dua kali tulisan width pada bagian Name. Perlu anda ketahui 1mm = 40 mil. lalu anda ubah sesuai ukurannya dengan pada yang bagian width anda kehendaki. 5 Hal : 4 3 . preffered width sesuai dengan yang anda kehendaki.Praktikum Rangkaian Logika dan Digital Lalu pada bagian Rule Attributes geser slider hingga paling bawah.2. 7. ubah ukuran max. 7. Dan anda hanya perlu melakukan proses Auto Route ulang. dan bagian hole size untuk menentukan besar lubang pengeboran. maka yang harus anda lakukan adalah mengklik track yang bersangkutan sebanyak dua kali sampai muncul menu track. slider sampai bawah dan pilih Width Constrain. lalu anda ubah ukurannya pada bar properties bagian X-Size.2. min. lalu klik OK | Close. Divisi Logika & Digital Laboratorium Komputer Gd.  Jika anda ingin mengubah semua track pada desain pcb anda sehingga semua track mempunyai Design geser ukuran | Rules.4.5.

Divisi Logika & Digital Laboratorium Komputer Gd. Top Overlay. Keepout Layer adalah garis tepi pada PCB anda dan string-string yang anda sertakan. All FREE Primitives menjadi All Primitives | OK. dan Mechanical 4. lalu akan muncul sebuah file baru yaitu *. Bottom Layer. Disana anda akan melihat skema anda bercampur dengan gambar komponen yang anda gunakan. layer ini akan terlihat jika anda tidak mematikan option Bottom layer pada penjelasan diatas.       Top layer adalah track bagian atas pada desain PCB anda. Setelah proses diatas dilakukan klik File | Print Job. Multi Layer adalah pad pada komponen-komponen yang gunakan. sedangkan option Bottom Layer itu terserah kepada anda. Dan anda hanya perlu melakukan proses Auto Route ulang 7. untuk mencegahnya klik bar browse PCBPrint lalu buka menu Multilayer Composite Print. Legend String. yang harus anda lakukan sama seperti pada point 1. Bottom Layer adalah track bagian bawah. Keepout Layer.6. file ini serupa dengan fungsi preview pada software-software yang lain. file *. disitu akan terdapat option Top Layer. tetapi kali ini setelah menentukan ukuran-ukuran yang anda kehendaki anda klik menu Global. Mechanical 4. 5 Hal : 4 4 . E lt. Oleh karena itu jika anda hanya ingin mencetak jalur PCB-nya saja delete option Top Overlay. Maka anda akan mendapatkan hasil cetakan hanya berupa jalur dan string-string yang anda sertakan saja.2.PPC. Jika anda langsung mengklik icon printer atau mengklik File | Print Job maka gambar komponen dan semua atribut akan ikut tercetak. lalu anda ubah option Change Scope dari seperti yang sudah dijelaskan diatas. PPC akan memperlihatkan hasil rancangan anda yang akan dicetak ke sebuah kertas. karena jika anda sudah mematikan fungsi bottom layer option bottom layer tersebut tidak berpengaruh jika di delete atau tidak. Dimension Lines pada desain PCB anda.Praktikum Rangkaian Logika dan Digital  Jika anda ingin mengubah semua ukuran pad pada desain pcb anda. Multi Layer. Tentunya untuk membuat suatu PCB diperlukan skema yang hanya terdiri dari jalur-jalurnya saja. Penge-print-an hasil desain PCB Untuk mencetak PCB hasil rancangan anda ke dalam kertas anda hanya perlu mengklik File | Print/Preview. Top Overlay adalah gambar komponen-komponen yang anda gunakan Mechanical 4 adalah bagian Tittle Block and scale.

.... 2a. ( X +Y ) • ( X + Z ) =( X • Z ) +( X •Y ) X • f ( X . 3a... 0 • X =0 1• X = X X •X = X X •X =0 Teorema 1b.0. 4a.. 14b....• X +( X •Y ) = X X +( X • ) = X + Y Y ( Z • X ) +( Z • X •Y ) = ( Z • X ) +( Z •Y ) 9b. Y . ( X •Y ) +( X •Z ) +(Y •Z ) =( X •Y ) +( X •Z ) 8b. ( X •Y ) +( X •Z ) =( X +Z ) •( X +Y ) 16a..... 4b.. Y .. 10a. 2b... • Z 8a.Praktikum Rangkaian Logika dan Digital DALIL-DALIL DAN TEOREMA ALJABAR BOOLEAN 1. 1 +1 = 1 9.. Z ) =X • f (1. 3b... Y .. 5a.... X .. 7a....0. 12a. Y ..... 11b... ( X •Y ) +( X • Z ) = X •(Y + Z ) ( X •Y ) +( X •Y ) = X f ( X .......... 13b.• ) =f ( X . 1 •0 = 0 •1 = 0 4.. 0 = 1 1a. 9a. X .+ ) .+ .. Z . + =X • • Z Y .Z ) ) Divisi Logika & Digital Laboratorium Komputer Gd. 5b.. 16b. ( X +Y ) •( X + Z ) = X +(Y • Z ) ( X + ) •( X + ) = X Y Y X •( X +Y ) = X X •( X +Y ) = X •Y ( Z + X ) •( Z +X +Y ) =( Z +X ) •( Z +Y ) ( X +Y ) •( X +Z ) •(Y +Z ) =( X +Y ) •( X +Z ) 15a. 1 +X = 1 0 +X = X X +X = X X + X = 1 X •Y = Y • X X •Y • Z = ( X •Y ) • Z = X • (Y • Z ) X + X =Y + X X +Y +Z = ( X +Y ) +Z = X +(Y +Z ) X • • Y ...... 0 •0 = 0 5.. Y .ZX +f ( X . 1 +0 =0 + =1 8.. 12b. 15b.. 1 •1 = 1 3... 7b. 13a. 11a.. 6b.. 14a. • =X + + Z Y . 1 = 0 Dalil-dalil 6. X = 1 atau X = 0 2....... 6a.. + Z X + + Y .. Y . 5 Hal : 4 5 ... 0 +0 = 0 1 7..... 10b....... E lt.. Z . Z ) =X +f (1....

Se ri 74100 74104 74105 74107 74109 74116 74121 74122 74123 74125 74126 74132 74136 74141 74142 74145 74147 74148 74150 74151 74152 74153 74154 74155 74156 74157 74160 74161 74162 74163 74164 74165 74166 74173 74174 74175 74176 74177 74179 74180 74181 74182 74184 Keterangan 4-bit bistable latch JK master-slave flip flop JK master-slave flip flop Dual JK master-slave flip flop Dual JK positive-edge-triggered flipflop Dual 4-bit latches with clear Monostable multivibrator Monostable multivibrator with clear Monostable multivibrator Three-state quad bus buffer Three-state quad bus buffer Quad Schmitt trigger Quad 2-input EXCLUSIVE-OR gates BCD-to-decimal decoder driver BCD counter-latch-driver BCD-to-decimal decoder driver 10/4 priority encoder Priority encoder 16-line-to-1-line multiplexer 8-channel digital multiplexer 8-channel data selector-multiplexer Dual 4/1 multiplexer 4-line-to-16-line decoderdemultiplexer Dual 2/4 demultiplexer Dual 2/4 demultiplexer Quad 2/1 data selector Decade counter with asynchronous clear Synchronous 4-bit counter Synchronous 4-bit counter Synchronous 4-bit counter 8-bit serial shift register Parallel-load 8-bit serial shift register 8-bit shift register 4-bit three-state register Hex F flip-flop with clear Quad D flip-flop with clear 35-MHz presettable decade counter 35-MHz presettable binary counter 4-bit parellel-access shift register 8-bit odd-even parity generatorchecker Arithmetic-logic unit Look-ahead carry generator BCD-to-binary converter Divisi Logika & Digital Laboratorium Komputer Gd. E lt.Praktikum Rangkaian Logika dan Digital IC TTL (Transistor-Transistor Logic) No.Se ri 7400 7401 7402 7403 7404 7405 7406 7407 7408 7409 7410 7411 7412 7413 7414 7416 7417 7420 7421 7422 7423 7425 7426 7427 7428 7430 7432 7437 7438 7439 7440 7441 7442 7443 7444 7445 7446 7447 7448 7450 7451 7452 7453 Keterangan Quad 2-input NAND gates Quad 2-input NAND gates(open collector) Quad 2-input NOR gates Quad 2-input NOR gates (open collector) Hex inverters Hex inverters (open collector) Hex inverters buffer-driver Hex buffer-drivers Quad 2-input AND gates Quad 2-input AND gates(open collector) Triple 3-input NAND gates Triple 3-input AND gates Triple 3-input AND gates(open collector) Dual Schmitt Triggers Hex Schmitt Triggers Hex inverter buffer-drivers Hex buffer-drivers Dual 4-input NAND gates Dual 4-input AND gates Dual 4-input NAND gates(open collector) Expandable dual 4-input NOR gates Dual 4-input NOR gates Quad 2-input TTL-MOS interface NAND gates Triple 3-input NOR gates Quad 2-input NOR buffer 8-input NAND gates Quad 2-input OR gates Quad 2-input NAND buffers Quad 2-input NAND buffers(open collector) Quad 2-input NAND buffers(open collector) Dual 4-input NAND buffer BCD-to-decimal decoder-nixie-driver BCD-to-decimal decoder Excess 3-to-decimal decoder Excess Gray-to-decimal BCD-to-decimal decoder-drivers BCD-to-seven segment decoder drivers(30-V Output) BCD-to-seven segment decoder drivers(15-V Output) BCD-to-seven segment decoder drivers Expandable dual 2-input 2-wide AND-OR-INVERT gates Dual 2-input 2-wide AND-OR-INVERT gates Expandable 2-input 4-wide AND-OR gates Expandable 2-input 4-wide AND-OR-INVERT gates No. 5 Hal : 4 6 .

Praktikum Rangkaian Logika dan Digital 7454 7455 7459 7460 7461 7462 7464 7465 7470 7472 7473 7474 7475 7476 7480 7482 7483 7485 7486 7489 7490 7491 7492 7493 7494 7495 7496 2-input 4-wide AND-OR-INVERT gates Expandable 4-input 2-wide AND-OR-INVERT gates Dual 2-3 input 2-wide AND-OR-INVERT gates Dual 2-input expanders Triple 3-input expanders 2-2-3-3 input 4-wide expanders 2-2-3-4 input 4-wide AND-OR-INVERT gates 4-wide AND-OR-INVERT gates(open collector) Edge-Triggered JK flip-flop JK master-slave flip-flop Dual JK master-slave flip-flop Dual D flip-flop Quad latch Dual JK master-slave flip-flop Gates full adder 2-bit binary full adder 4-bit binary full adder 2-bit magnitude comparator Quad EXCLUSIVE-OR gates 64-bit random-acces read-write memory Decade counter 8-bit shift register divide-by-12 counter 4-bit binary counter 4-bit shift register 4-bit right-shift left-shift register 5-bit parallel-in parellel-out shift register 74185 74189 74190 74191 74192 74193 74194 74195 74196 74197 74198 74199 74221 74251 74259 74276 74279 74283 74284 74285 74365 74366 74367 74368 74390 74393 Binary-to-BCD converter Three-state 64-bit random-access memory Up-down decade counter Synchronous binary up-down counter Binary up-down counter Binary up-down counter 4-bit directional shift register 4-bit parellel acces shift register Presettable decade counter Presettable binary counter 8-bit shift register 8-bit shift register Dual one-shot Schmitt trigger Three-state 8-channel multiplexer 8-bit addressable latch Quad JK flip-flop Quad debouncer 4-bit binary full adder with fast carry Three-state 4-bit multiplexer Three-state 4-bit multiplexer Three-state hex buffer Three-state hex buffer Three-state hex buffer Three-state hex buffer Individual clocks with flip-flop dual 4-bit binary counter Template IC TTL Divisi Logika & Digital Laboratorium Komputer Gd. 5 Hal : 4 7 . E lt.

5 Hal : 4 8 . Divisi Logika & Digital Laboratorium Komputer Gd.  Skema power supply regulator 5 Volt dengan menggunakan Transformator. E lt.Praktikum Rangkaian Logika dan Digital  Skema power supply regulator 5 Volt dengan menggunakan batere.

Sign up to vote on this title
UsefulNot useful