ASYNCHRONOUS COUNTER

Di Susun Oleh :

 Akhmad Tanggul Bawono (3310130006)

 Mega Nur Octaviani (3310130017)
 Nur Fadhillah Sani (3310130025)

KELOMPOK 3 / TEKNIK TELEKOMUNIKASI 2D

TEKNIK ELEKTRO / TEKNIK TELEKOMUNIKASI

POLITEKNIK NEGERI JAKARTA

2011
 PERCOBAAN 14

ASYNCRONOUS COUNTER

1. TUJUAN
 Mengetahui cara perancangan dan merealisasikan Asyncronous Counter (counter
tidak sinkron).
 Dapat merangkai Asyncronous Counter dengan menggunakan IC 7476.
 Membuat rangkaian aplikasi Asyncronous Counter.

2. DASAR TEORI
Counter pada suatu fungsi digital berfungsi untuk mencacah biilangan secara sekuensial.
Selain itu counter dipakai juga untuk membagi frekuensi pulsa jam yang diberikan pada
counter tersebut. Dilihat dari cara pemasangan pulsa jamnya Counter terdiri dari:
Syncronous Counter dan Asyncronous Counter.

Asyncronous Counter (Counter tidak sinkron)

Pada counter ini pulsa clock diberikan secara seri, di mana setiap flip-flop menunggu
pulsa dari flip-flop sebelumnya. Dalam perancangan counter ini digunakan sifat memory
dan toggle yang dimiliki flip-flop. Untuk mengontrol tiap-tiap flip-flop harus di-toggle
ditentukan oleh kondid input sinkronnya (missal J atau JK FF, atau D pada DFF), setelah
syaratnya dipenuhi flip-flop harus dipacu oleh pulsa clock.
Dalam perancangan counter, langkah pertama ditentukan spesifikasi counter yang akan
dirancang, seperti modulus, jenis counter, flip-flop yang akan digunakan. Gambar 2.1
menunjukan hasil rancangan asynchronous counter modulus 4.
3. ALAT-ALAT YANG DIPERGUNAKAN

No Alat-alat dan komponen Jumlah

.
1 IC 7400 (Quad 2 input NAND Gate) 1
IC 7408 (Quad 2 input AND Gate) 1
IC 7476 (Dual JK FF) 2
2 Power supply 1
3 Function generator 1
4 Logic probe 1
5 Protoboard 1
6 Resistor 3
7 LED 3
8 Kabel Banana to Banana 4
9 Kabel-kabel penghubung Secukupnya

4. LANGKAH-LANGKAH PERCOBAAN
Langkah-langkah dalam melakukan percobaan adalah sebagai berikut
a. Perhatikan kaki IC 7476 pada gambar 4.1, lengkapi Tabel 6.1.

b. Buatlah rangkaian asynchronous counter modulus 8 seperti gambar 4.2.

 c. Hubungkan input clock 1 ke function generator, amati keluaran setiap JK-FF catat
hasilnya pada Tabel 6.2
d. Buatlah rangkaian self stopping counter pada angka 6 seperti Gambar 4.3, kemudian
berikan catu daya 5 Vdc, amati keluaran setiap JK-FF, catat hasilnya pada Tabel 6.3.

e. Rancanglah counter modulus 6, berikan catu daya 5 Vdc, amati keluaran setiap JK-FF
catat hasilnya pada Tabel 6.4.

5. PERTANYAAN DAN TUGAS

1) Berapakah jumlah flip-flop pada IC 7476, dan sebutkan pin IC untuk masing-masing
flip-flop!
2) Untuk membangun Counter Asycronous modulus 8, berapa jumlah IC yang
digunakan. Jelaskan jawaban saudara!
3) Tulislah hitungan yang ditampilkan dalam decimal, kemudian apa yang dimaksud
dengan modulus 8?
4) Perhatikan perubahan peragaan Q0, Q1, dan Q2. Berikanlah alasan kenapa
perubahannya seperti itu!
 5) Pada hitungan decimal, berapakah counter berhenti menghitung? Kenapa hal itu bisa
terjadi!
6) Pada angka berapa counter mengalami Recycle? Jelaskan kenapa hal tersebut bisa
terjadi!
7) Buatlah kesimpulan dari percobaan ini!

JAWABAN
1) Jumlah flip-flop pada IC 7476 ada 2, lalu pin IC untuk masing-masing flip-flop adalah:

INPUT OUTPUT
No PRE CLR Clock J K Q Q́
1 2 3 1 4 16 15 14
2 7 8 6 9 12 11 10

2) Untuk membangun Counter Asycronous modulus 8, membutuhkan 2 buah IC, karena

untuk membangun Counter Asycronous modulus 8 dibutuhkan 3 flip-flop, sedangkan 1
buah IC mempunyai 2 buah flip flop maka 1 flip-flop lagi didapat dari IC kedua.
3) Modulus 8 adalah hitungan masimumnya hanya bisa mencapai 8 bit. Missal pada
modulus 8 angka decimal yang terlihat adalah 0, 1, 2, 3, 4, 5, 6, 7.
4) Perubahan yang terjadi pada Q0, Q1, Q2 terjadi karena adanya pulsa dari clock
sebelumnya, karena Asynchronous Counter dipasang seri dan IC 7476 aktif rendah, maka
ketika masukan nol, maka baru memberikan trigger (mengaktifkan IC).
5) Misal pada counter modulus 6 yang sudah diberikan rangkaian self stopping counter akan
berhenti pada bilangan decimal ke-5, lalu lampu LED akan terus bertahan di posisi
decimal ke-5. Hal ini terjadi akibat output Flip-flop ke-2 dan ke-3 di-NAND-kan lalu
outputnya di-AND-kan dengan clock.
6) Counter akan mengalami Recycle pada saat modulus terakhir habis, maka bit akan
berulang lagi dari pertama kali. Hal ini terjadi karena flip-flop dipasang secara seri,
sehingga setiap flip-flop menunggu pulsa dari flip-flop selanjutnya.
6. Analisa Data
Asynchronous counter adalah salah satu bagian dari counter dalam suatu fungsi digital
yang pulsa clock diberikan secara seri. Sehingga setiap flip-flop menunggu pulsa dari
flip-flop sebelumnya.
1) Tabel 6.2
Pada percobaan ini menggunakan modulus 8 dan menggunakan IC JK-FF 7476, yang
berarti clock bermula dari nol, lalu saat clock sudah mencapai biner 7, maka clock
akan berulang kembali menjadi nol, dan begitu seterusnya seperti dapat dilihat pada
Timing diagram berikut.

2) Tabel 6.3
Pada percobaan ini menggunakan prinsip self stopping counter pada angka 6, yang
berarti pada saat clock mencapai biner 6, maka clock selanjutnya akan bertahan
dibiner 6. Self stopping tidak akan berulang menjadi nol, karena output Flip-flop ke-2
dan ke-3 di-NAND-kan lalu outputnya di-AND-kan dengan clock.
 3) Tabel 6.4
Di percobaan ini pada dasarnya sama dengan percobaan pertama di Tabel 6.2, hanya
perbedaannya menggunakan modulus 6. Sehingga, saat biner 5 maka clock akan
berulang lagi menjadi nol dan berulang terus menerus.

7. Kesimpulan
Dari hasil analisa percobaan di atas didapat bahwa Asynchronous counter diberikan pulsa
clock secara seri. Asynchronous counter dapat menghitung dengan 2 metode, yaitu self
stopping dan recycle (percobaan pertama dan ketiga).
Self stopping ialah ketika flip-flop mencapai biner tertinggi, maka flip-flop terus
‘mempertahankan’ posisinya (tetap aktif). Sedangkan Recycle ialah ketika flip-flop
mencapai biner tertinggi maka flip-flop berulang lagi menjadi biner awal, nol.
 DATA HASIL PERCOBAAN

No. Percobaan :14 Pelaksanaan Praktikum : 5 April 2011

Judul :ASYNCHRONOUS COUNTER Penyerahan Laporan : 11-03-2011
Mata Kuliah :Laboratorium Digital Nama Praktikan : Nur Fadhillah S.
Kelas/Kelompok :Telkom 2D / 3 Nama Rekan Kerja :1. Mega Nur O
Tahun Akademik :2010-2011 2. Akhmad Tanggul B.

Tabel 6.1. Identifikasi Kaki IC 7476 JK-FF\

INPUT OUTPUT
No PRE CLR Clock J K Q Q́
1 2 3 1 4 16 15 14
2 7 8 6 9 12 11 10

Tabel 6.2. Asynchronous Counter Modulus 8

INPUT OUTPUT
No.
CLOCK Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
9 0 0 1

Tabel 6.3 Self Stopping Counter pada angka 6

INPUT OUTPUT
No.
CLOCK Q2 Q1 Q0
0 0 0 0
1 0 0 1
 2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1

Tabel 6.4. Asynchronous Counter Modulus 6

INPUT OUTPUT
No.
CLOCK Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 0 0 0
7 0 0 1
LAMPIRAN