Pembuatan Petunjuk Modul Praktikum Elektronika Digital 1

Pembuatan Petunjuk Modul Praktikum Elektronika Digital 1 Dengan Menggunakan Kit Trainer Leybold Com3Lab
PEMBUATAN PETUNJUK MODUL PRAKTIKUM ELEKTRONIKA DIGITAL 1 DENGAN MENGGUNAKAN KIT TRAINER BERBASIS CBL Oleh : Bayu Pamungkas Proyek Akhir ini Diajukan Sebagai Salah Satu Syarat Untuk Memperoleh Gelar Madya (A.Md.) Di Politeknik Elektronika Negeri Surabaya Institut Teknologi Sepuluh Nopember Surabaya Disetujui oleh : Tim Penguji Proyek Akhir : 1. ________________________ NIP. DosenPembimbing: 1. Ir. Anang Budikarso, MT NIP.131.793.744
2. ________________________ NIP.
2. Ir. Prima Kristalina, MT NIP. 131.916.852
3. ________________________ NIP.
Mengetahui : Ketua Jurusan Telekomunikasi
Drs. Miftahul Huda, MT NIP. 132.055.257
ii
ABSTRAK Com3Lab merupakan suatu modul praktikum elektronika digital yang didesain untuk mendukung proses pembelajaran dan membantu pelatihan di bidang teknik elektrik dan elektronika. Com3Lab adalah solusi yang ideal karena modul Com3Lab menggunakan animasi dan eksperimen nyata untuk menggambarkan desain-desain rangkaian Elektronika Digital. Com3Lab terdiri dari master unit dan modul berbeda yang mencakup pokok-pokok masalah pada bidang teknik elektrik dan elektronika. Setiap satu modul disertai papan eksperimen dan multimedia software. Untuk merancang suatu rangkaian percobaan pada Com3Lab diperlukan seperangkat Personal Computer (PC), alat ukur, function generator, dan power supply yang sudah terintegrasi dalam master unit. Pada proyek akhir ini dititikberatkan pada pembuatan buku petunjuk modul praktikum dengan menggunakan kit trainer Leybold Com3Lab karena pada dasarnya belum ada buku panduan untuk mempermudah pembelajaran mengenai cara pengoperasian modul Com3Lab ini. Modul praktikum yang dapat digunakan dengan trainer ini secara garis besar adalah tentang Gates,Boolean,Adder,Mux/Demux,Multiplier dan Coding, Hasil yang diharapkan membuat buku petunjuk praktikum Elektronika Digital 1 dan membuat data hasil percobaan .
Kata kunci : Com3Lab, Master Unit, Rangkaian kombinasi..
iii
ABSTRACT Com3Lab is the new multimedia desktop laboratory has been design to support you an occasional and advance training in the area of electrical engineering and electronics. The Com3Lab is the ideal solution because Com3Lab use animation and real experiment to depicting electrical principals. Com3Lab consist of the master unit and different courses covering subject from the area of electrical engineering and electronics. One courses comprises an experiment board and the corresponding multimedia software. To set up a Com3Lab workstation you need an additional to the Com3Lab, a multimedia capable PC, measuring instrument, function generator and the power supply are integrated in the master unit. In this final project presents the making of the guide book for this module because there is no guide book for this module to make the easier operation. In this book there are several theory about Electronic Digital 1 based on the experiment that we do. Key word : Com3Lab, Master Unit, Software
iv
KATA PENGANTAR
Puji syukur penulis panjatkan kehadirat Allah Subhanahu wa Taala yang telah melimpahkan segala rahmat dan hidayah-Nya, sehingga penulis dapat menyelesaikan Proyek Akhir dengan judul : PEMBUATAN PETUNJUK MODUL PRAKTIKUM ELEKTRONIKA DIGITAL 1 DENGAN MENGGUNAKAN KIT TRAINER BERBASIS COM3LAB Proyek Akhir ini disusun bertujuan guna untuk memenuhi salah satu persyaratan untuk dapat menyelesaikan studi di Jurusan Teknik Telekomunikasi di Politeknik Elektronika Negeri Surabaya-Institut Teknologi Sepuluh Nopember Surabaya. Penulis menyadari bahwa masih banyak kekurangan dalam perancangan dan pembuatan buku Proyek Akhir ini, karena itu besar harapan penulis untuk mendapatkan saran dan kritik dari pembaca. Semoga buku ini dapat memberikan manfaat bagi penulis pada khususnya dan para pembaca pada umumnya.
Surabaya, Juli 2007
Penulis
UCAPAN TERIMA KASIH Puji syukur penulis ucapkan kehadirat Allah Subhanahu wa Taala atas segalah berkah, karunia, dan hidayahNya sehingga penulis dapat menyelesaikan proyek akhir ini. Penulis juga mengucapkan terimakasih sebanyak-banyaknya kepada : 1. Bapak dan ibuku tercinta yang tak henti-hentinya memberiku support moril maupun materil. 2. Bapak Dr. Ir. Titon Dutono, M.Eng. selaku Direktur Politeknik Elektronika Negeri Surabaya 3. Bapak Drs. Miftahul Huda, MT. selaku Ketua Jurusan Teknik Telekomunikasi Politeknik Elektronika Negeri Surabaya. 4. Bapak Ir. Anang Budikarso, MT. dan Ibu Ir. Prima Kristalina, MT. selaku dosen pembimbing dalam pembuatan proyek akhir ini. Terima kasih atas bimbingan, masukan, motivasi, dan pengarahannya selama saya mengerjakan proyek akhir ini. 5. Ibu Ir. Prima Kristalina, MT. selaku kepala Lab. Digital Communication yang telah memberikan fasilitas, sarana dan prasarana yang lengkap. 6. Thank for sak dulur lab komunikasi digital 7. Terima kasih untuk keluarga besar Telkom B 2004 atas segala doa, semangat, bantuan, dan dukungannya selama ini. 8. Semua pihak yang membantu dalam mengerjakan proyek akhir ini sampai selesai. Maaf tidak bisa menyebutkan satu persatu. There is not enough room on this page to thank everyone, but there will always be enough room in my heart.
vi
DAFTAR ISI
Cover Pengesahan ............................. Abstrak I ............................. Abstrak II ............................. Kata pengantar ............................. Ucapan Terima kasih ............................. Daftar Isi ............................. Daftar Gambar ............................. Daftar Tabel ............................. Bab I PENDAHULUAN ............................. 1.1 LATAR BELAKANG ............................. 1.2 PERUMUSAN MASALAH ............................. 1.3 BATASAN MASALAH ............................. 1.4 TUJUAN DAN MANFAAT ............................. 1.4.1 Tujuan Umum ............................. 1.4.2 Tujuan Khusus ............................. 1.5 METODOLOGI ............................. 1.6 SISTEMATIKA PEMBAHASAN............................. Bab II TEORI PENUNJANG ............................. 2.1 Umum ............................. 2.2 Definisi-definisi ............................. 2.3 Operasi-operasi Logika Dasar ............................. 2.3.1 Operasi Invers ............................. 2.3.2 Operasi AND ............................. 2.3.3 Operasi OR ............................. 2.3.4 Opersai NAND ............................. 2.3.5 Operasi NOR ............................. 2.3.6 Operasi XOR ............................. 2.3.7 Tabel Kebenaran ............................. 2.3 Gerbang - Gerbang Logika (logic gates) .............. 2.4 Aljabar Bolean .............. 2.5 Transistor Transistor Logic .............. 2.6 Penyederhanaan fungsi logika dengan K MAP .......... 2.6.1 Penyelesaian Logika dan Tabel Kebenaran dengan menggunakan metode SOP dan POS .......... 2.7 Aplikasi Rangkaian Kombinasional ............................. 2.7.1 Half Adder ............................. ii iii iv v vi vii x xii 1 1 2 2 2 2 2 3 4 5 5 5 5 6 6 6 7 7 8 8 9 14 17 17 19 22 22
vii
2.7.2 Full Adder ............................. 2.7.3 Multiplexer ............................. 2.7.4 Demultiplexer ............................. 2.7.5 1 to 16 demultiplexer ............................. 2.7.6 Decoder ............................. 2.8 Aplikasi Lanjut Logika Kombinasional .............. 2.8.1 PLA (Progamable Logic Array) .............. 2.8.2 FPLA (Field Progamable Array Logic) .............. 2.8.3 PAL (Progamable Array Logic) .............. 2.8.4 PROM (Progamable Read Oly Memory) .......... Bab III Perancangan Sistem ............................. 3.1 Pendahuluan ............................. 3.2 Desain Pembuatan Petunjuk Praktikum .............. Bab IV Analisa dan Pengujian Sistem ............................. 4.1 Transisor Transistor Logic ............................. 4.1.1 TTL-AND ............................. 4.1.2 TTL-OR ............................. 4.1.3 TTL-NOT ............................. 4.1.4 TTL-XOR ............................. 4.2 Logic Operations ............................. 4.2.1 De Morgans Law ............................. 4.2.2 TTL-NAND ............................. 4.2.3 Assosiative Law ............................. 4.2.4 Distributive Law ............................. 4.3 KV Diagram ............................. 4.4 Coding ............................. 4.5 Seven Segment ............................. 4.6 Half Adder ............................. 4.7 Full Adder ............................. 4.8 Multiplexer ............................. 4.9 Demultiplexer ............................. 5.1 Fault Simulation ............................. 5.1 Analisa Pada Lembar Spervisor ............................. 5.1.1 Mahasiswa pertama ............................. 5.1.2 Mahasiswa kedua ............................. 5.1.3 Mahasiswa ketiga ............................. 5.1.4 Mahasiswa keempat ............................. 5.1.5 Mahasiswa kelima ............................. 5.2 Analisa .............................
22 25 28 29 30 32 32 33 34 35 37 37 37 43 43 44 45 47 48 49 50 51 51 53 53 54 55 56 56 57 58 59 59 60 61 62 63 64 64
viii
Bab V PENUTUP 5.1 Kesimpulan 5.2 Saran Daftar Pustaka
............................. ............................. ............................. .............................
67 67 67 68
ix
DAFTAR GAMBAR
Halaman Gambar 2.1 Jenis-jenis gerbang logika dasar Gambar 2.2 Gerbang AND 2 input Gambar 2.3 Gerbang OR 2 input Gambar 2.4 Gerbang NOT Gambar 2.5 Gerbang NAND Gambar 2.6 Gerbang NOR Gambar 2.7 Gerbang XOR Gambar 2.8 Rangkaian logika OR Gambar 2.9 Rangkaian lengkap Gambar 2.10 IC SN74LS00 Gambar 2.11 K-Map 3 variabel Gambar 2.12 K-Map 4 variabel Gambar 2.13 K-Map untuk POS 3 variabel Gambar 2.14 Rangkaian Kombinasionalnya Gambar 2.15 Rangkaian Half Adder Gambar 2.16 Rangkaian Full Adder Gambar 2.17 Rangkaian Full Adder dari 2 Half Adder Gambar 2.18 Blok Diagram Full Adder Gambar 2.19 Symbol multiplexer Gambar 2.20 Rangkaian Multiplexer 4 X 1 Gambar 2.22 Rangkaian multiplexer Gambar 2.23 Simbol Demultiplexer Gambar 2.24 Rangkaian 1 to 16 demultiplexer Gambar 2.25 Rangkaian 1 to 8 decoder Gambar 2.26 Dekoder 2 ke 4 Gambar 2.27 Blok diagram PLA Gambar 2.28 FPLA yang mempunyai 3 input dan 4 output Gambar 2.29 PAL yang mempunyai 3 input dan 4 output Gambar 2.30 PROM mempunyai 16 word (4 bit) Gambar 3.1 Flowchart alur percobaan Gambar 3.2 Pesan jika terjadi kesalahan Gambar 3.3 Tampilan masukkan nama User Gambar 3.4 Course overview Gambar 3.5 Beberapa percobaan yang tersedia Gambar 4.1 Rangkaian AND 10 11 11 12 12 13 13 16 16 17 18 18 19 21 22 24 24 25 26 26 28 29 29 30 32 33 33 34 35 38 39 39 40 40 44
Gambar 4.2 Jawaban dari pertanyaan di dalam Com3Lab Gambar 4.3 Rangkaian OR Gambar 4.4 Jawaban dari pertanyaan di dalam Com3Lab Gambar 4.5 Rangkaian NOT Gambar 4.6 Jawaban dari pertanyaan di dalam Com3Lab Gambar 4.7 Rangkaian XOR Gambar 4.8 Jawaban dari pertanyaan di dalam Com3Lab Gambar 4.9 Rangkaian De morgan law Gambar 4.10 Rangkaian NAND Gambar 4.11 Rangkaian Assosiative Law Gambar 4.12 Rangkaian Distributive Gambar 4.13 Tampilan kv diagram pada Com3Lab Gambar 4.14 Rangkaian Coding Gambar 4.15 Rangkaian Seven segment Gambar 4.16 Rangkaian Half Adder Gambar 4.17 Rangkaian Full Adder Gambar 4.18 Rangkaian Multiplexer Gambar 4.19 Rangkaian Demultiplexer Gambar 4.20 Lembar Supervisor Gambar 4.21 Tampilan grafik Com3Lab Supervisor Gambar 4.22 Tampilan grafik Com3Lab Supervisor Gambar 4.23 Tampilan grafik Com3Lab Supervisor Gambar 4.24 Tampilan grafik Com3Lab SUpervisor Gambar 4.25 Tampilan grafik Com3Lab Supervisor
45 46 46 47 47 48 48 50 51 52 53 53 54 55 55 56 56 57 58 59 60 61 62 63
xi
DAFTAR TABEL
Halaman Tabel 2.1 Tabel opersai invers Tabel 2.2 Tabel opersai AND Tabel 2.3 Tabel opersai OR Tabel 2.4 Tabel opersai NAND Tabel 2.5 Tabel opersai NOR Tabel 2.6 Tabel opersai XOR Tabel 2.7 Tabel kebenaran fungsi F = ABC + ABC Tabel 2.8 Tabel kebenaran metode SOP Tabel 2.9 Tabel kebenaran metode POS Tabel 2.9 Tabel kebenaran Half Adder Tabel 2.10 Tabel kebenaran Full Adder Tabel 2.11 Tabel K-Map Full Adder Tabel 2.11 Tabel kebenaran SOP Tabel 2.12 Tabel kebenaran 1 to 8 decoder Tabel 2.13 Tabel kebenaran decoder 2 ke 4 Tabel 4.1 Tabel kebenaran TTL-AND Tabel 4.2 Tabel fungsi Q = 0 Tabel 4.3 Tabel fungsi Q = A /\ B 6 6 7 7 8 8 9 20 20 22 23 23 27 31 32 44 49 49
xii
BAB I PENDAHULUAN 1.1 LATAR BELAKANG

Perkembangan dunia elektronika berkembang dengan pesat seiring dengan berjalannya waktu. Banyak barang baru yang dapat dibuat untuk mempermudah pekerjaan manusia. Dahulu semua pekerjaan manusia dikerjakan secara manual, kini dengan adanya rangkaian elektronika digital pekerjaan yang dilakukan menjadi lebih mudah dan efisien. Karena kemajuan dalam teori dan praktik, Elektronika Digital memberikan kemudahan dalam mendapatkan performansi dalam sistem dinamik, mempertinggi kualitas, dan menurunkan biaya produksi, mempertinggi laju produksi, meniadakan pekerjaan-pekerjaan rutin dan membosankan yang harus dikerjakan oleh manusia, dan lain sebagainya, maka sebagian besar insinyur dan ilmuwan sekarang harus mempunyai pemahaman yang baik dalam bidang ini. Semua orang yang bekerja dalam bidang elektronika, khususnya mahasiswa Politeknik, sekarang harus memahami tentang elektronika digital. Untuk itu dibuat buku petunjuk praktikum Elektronika Digital 1 dengan menggunakan modul kit trainer Com3Lab karena pada dasarnya belum ada buku panduan untuk mempermudah pembelajaran mengenai cara pengoperasian modul kit trainer Com3Lab ini. Modul kit trainer Com3Lab dipilih karena mempunyai beberapa kelebihan dibandingkan dengan modul yang lain. Kelebihannya adalah kita dipandu dalam bentuk animasi dalam membuat desain rangkaian, terdapat report error bila terjadi kesalahan dalam pembuatan desain rangkaian. Dengan adanya Computer Based Learning (CBL) dalam modul kit trainer Com3Lab maka kita dapat melakukan percobaan mengenai elektronika digital secara mandiri tanpa adanya bantuan dari dosen pembimbing maupun pengajar. Dengan menggunakan modul kit trainer ini kita akan dipandu untuk membuat rangkaian yang benar. Apabila terdapat kesalahan dalam pemasangan rangkaian, kita akan mendapatkan report error yang memberitahukan letak kesalahan tersebut.
1.2 PERUMUSAN MASALAH

Dalam membuat petunjuk praktikum tentang elektronika digital 1 sebelumnya harus mengetahui dasar-dasar teori rangkaian kombinasional .
1.3 BATASAN MASALAH

Permasalahan yang harus diselesaikan pada proyek akhir ini adalah dibatasi pda hal-hal sebagai berikut: Melakukan percobaan-percoban yang terdapat pa da modul kit trainer com3lab. Pengujian pada rangkaian-rangkaian eksperimen yang telah ada pada modul kit trainer com3lab. Kombinasi rangkaian experimen sesuai dengan topik yang diteliti. Pembuatan petunjuk modul trainer com3lab praktikum tidak mengarah pada pembuatan hardware.
1.4 TUJUAN DAN MANFAAT

Tujuan dari proyek akhir ini terbagi menjadi beberapa sub bab diantaranya sebagai berikut :
1.4.1 Tujuan Umum

Untuk melengkapi persyaratan akademis pada jurusan teknik telekomunikasi di Politeknik Elektronika Negeri Surabaya ITS guna gelar Ahli Madya Politeknik.
1.4.2 Tujuan Khusus

Untuk membuat buku petunjuk modul praktikum Elektronika Digital 1 dengan menggunakan kit trainer Com3Lab, karena belum ada buku petunjuk dengan menggunakan kit trainer ini. Untuk membuat buku petunjuk modul praktikum tersebut maka akan dicoba jenis-jenis praktikum sistem kombinasional dengan menggunakan modul kit trainer Com3Lab. Hasil dari penelitian ini diharapkan dapat terwujud suatu petunjuk praktikum yang sesuai prosedur percobaan dengan
menggunakan kit trainer Com3Lab untuk modul Elektronika Digital 1. Petunjuk praktikum ini dapat digunakan oleh semua orang yang ingin belajar Elektronika Digital dengan menggunakan kit trainer Com3Lab. Petunjuk praktikum ini dapat digunakan sebagai bahan referensi, informasi, dan rujukan petunjuk praktikum Elektronika Digital 1.
1.5 METODOLOGI
Untuk menyelesaikan proyek akhir ini, dilakukan langkahlangkah sebagai berikut : Mempelajari konsep-konsep tentang elektronika digital. Dengan mempelajari konsep elektronika digital, maka akan mempermudah kita dalam memahami modul Com3Lab ini. Mengobservasi atau mempelajari modul kit trainer Com3Lab (peripheral trainer kit Com3Lab). Mencoba rangkaian-rangkaian eksperimen yang telah ada pada tutorial Com3Lab dan mengujinya (running), sehingga didapat karakteristiknya. Membuat petunjuk modul praktikum Elektronika Digital 1
1.6 SISTEMATIKA PEMBAHASAN

Buku proyek akhir ini terdiri dari 5 (lima) bab, dimana masingmasing bab mempunyai kaitan satu sama lain, yaitu : BAB I PENDAHULUAN Menjelaskan secara singkat latar belakang, perumusan masalah, batasan masalah, tujuan, dan metodologi. BAB II TEORI PENUNJANG Memberikan teori dasar untuk menyelesaikan proyek akhir ini. Teori dasar tentang elektronika digital 1. BAB III PERANCANGAN SISTEM Dalam bab ini akan dibahas mengenai perancangan rangkaian kombinasional yang ada pada modul com3lab serta rangkaian-rangkaian pendukung. BAB IV HASIL ANALISA DAN PENGUJIAN SISTEM Pada bab ini akan dijelaskan tentang proses pengujian dan hasil analisa terhadap sistem yang telah dibuat supaya diketahui hasil yang tepat sesuai dengan tujuan yang ditetapkan . BAB V PENUTUP Pada bab ini berisi tentang kesimpulan dari pembahasan bab-bab sebelumnya dan saran-saran serta beberapa kemungkinan pengembangan dan penyempurnaan proyek akhir ini.
BAB II
TEORI PENUNJANG 2.1 UMUM
Pada bab ini akan dibahas mengenai dasar teori tentang hal-hal yang berhubungan dengan elektronika digital 1 diantaranya adalah: Konsep dasar sistem digital yang terdiri dari kombinasi dari sejumlah peralatan yang didesain untuk memanipulasi informasi logika atau besaran fisik yang dinyatakan dalam bentuk digital yang nilainy berupa nilai-nilai diskrit sebagian besar berupa peralatan elektronik,juga bias mekanik,magnetic atau pneumatic contoh; komputer, kalkulator, audio, dan video digital, system telepon. Sebelumnya mengacu pada sistem analog yang terdiri dari sejumlah peralatan untuk memanipulasi besaran fisik yang dinyatakan dalam bentuk analog. Besarannya bias bervariasi dalam rentang nilai kontinyu contoh; audio amplifier, magnetic tape recording, switch lampu. Dimana keunggulan system digital mudah dalam mendisain maupun dalam penyimpanan informasi, ketepatan tinggi, pengoperasiannya dapat diprogram, lebih tahan terhadap noise, dapat dibuat dalam chip IC.
2.2 DEFINISI-DEFINISI
Pada bagian-bagian ini akan didefinisikan istilah-istilah yang diperlukan untuk menjelaskan sistem elektronika digital. Mengubah input analog menjadi bentuk digital dengan melakukan pemrosesan informasi digital lalu ubah kembali output digital ke dalam bentuk analog
2.3 OPERASI-OPERASI LOGIKA DASAR

Ada beberapa operasi-operasi dasar pada suatu rangkaian logika dan untuk menunjukkan suatu perilaku dari operasi-operasi tersebut biasanya ditunjukkan dengan menggunakan suatu tabel kebenaran. Tabel kebenaran berisi statemen-statement yaitu: Benar dilambangkan dengan huruf T kependekan dari TRUE atau bisa juga dilambangkan dengan angka 1. Salah dilambangkan dengan huruf F kependekan dari FALSE atau bisa juga dilambangkan dengan angka 0. Dimana operasi-operasi logika adalah sebagai berikut :
2.3.1 Operasi INVERS

Operasi invers ini dilambangkan dengan tanda diatas variabel atau tanda single apostrope . Operasi invers ini akan mengubah logic benar/1 menjadi logic salah/0 dan begitu pula sebaliknya akan mengubah logic salah/0 menjadi logic benar/1, operasi ini dapat ditunjukkan dengan tabel kebenaraan sebagai berikut : Tabel 2.1 Tabel opersai invers A 0 1 Ekspresi INVERS : Y =
B
1 0
2.3.2 Operasi AND

Operasi AND dilambangkan dengan DOT (.). Operasi ini hanya hanya akan menghasilkan nilai benar jika kedua variabel bernilai benar, selain itu akan bernilai salah. Sehingga operasi ini dapat ditabelkan sebagai berikut : Tabel 2.2 Tabel opersai AND A 0 0 1 1 Ekspresi AND : Y . B A 0 1 0 1 Y 0 0 0 1
2.3.3 Operasi OR
Operasi OR dilambangkan dengan PLUS (+). Operasi ini hanya akan menghasilkan nilai benar jika salah satu variabelnya bernilai benar. Sehingga operasi ini dapat ditabelkan sebagai berikut :
Tabel 2.3 Tabel opersai OR A 0 0 1 1 Ekspresi OR: Y = A + B B 0 1 0 1 Y 0 1 1 1
2.3.4 Operasi NAND

Operasi NAND dilambangkan dengan DOT (.) dan BAR ( ). Operasi ini hanya akan benar jika salah satu inputnya bernilai 1, jika kedua inputnya bernilai 1 operasi tidak diperbolehkan (dont care). Tabel 2.4 Tabel opersai NAND A 0 0 1 1 Expresi NAND : Y = B 0 1 0 1 Y 1 1 1 0
A.B
2.3.5 Operasi NOR

Operasi NOR dilambangkan dengan BAR ( ) dan PLUS ( + ). Operasi ini hanya akan benar jika kedua inputnya sama dengan 0.
Tabel 2.5 Tabel operasi NOR A 0 0 1 1 Expresi NOR : Y = B 0 1 0 1 Y 1 0 0 0
A+ B
2.3.6 Operasi XOR

Operasi XOR dilambangkan dengan PLUS ( ). Operasi ini hanya akan benar jika salah satu inputnya bernilai 1, jika kedua inputnya bernilai 0 operasi tidak diperbolehkan (dont care) Tabel 2.6 Tabel opersai XOR A 0 0 1 1 Expresi XOR : Y = A B 0 1 0 1 Y 0 1 1 0
2.3.7
Tabel Kebenaran
Tabel kebenaran adalah tabel yang menunjukkan kombinasi input beserta outputnya pada suatu kasus logika. TABEL KEBENARAN berguna sekali untuk menganalisa suatu fungsi logika. Ada kalanya suatu kasus logika ditunjukkan oleh suatu fungsi logika atau suatu tabel kebenaran. Untuk mempermudah memahami ikuti contoh dibawah ini :
Contoh : Tunjukkan nilai kebenaran dari suatu fungsi : F = ABC + ABC Tabel 2.7 Tabel kebenaran fungsi F = ABC + ABC A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 B 1 1 0 0 1 1 0 0 C 1 0 1 0 1 0 1 0 ABC 0 0 0 0 0 1 0 0 ABC 0 0 0 0 0 0 1 0 ABC ABC 0 0 0 0 0 1 1 0 +
2.3 GERBANG-GERBANG LOGIKA (LOGIC GATES)

Gerbang-gerbang logika yang khususnya dipakai di dalam komputer digital,dibuat dalam bentuk IC (Integrated Circuit) yang terdiri atas transistor-transistor,diode dan komponen-komponen lainnya. Gerbang Logika merupakan dasar pembentuk sistem digital. Gerbang Logika beroperasi dengan bilangan biner, karenanya disebut Gerbang Logika Biner. Tegangan yang digunakan dalam gerbang logika adalah High (berarti "1" atau"+5V") atau Low(berarti "0" atau " 0 V " ). Semua sistem digital disusun dengan hanya menggunakan tiga gerbang logika dasar: gerbang AND,gerbang OR dan gerbang NOT .Empat gerbang logika lain dapat dibuat dari gerbang-gerbang dasar ini, yakni : gerbang NAND ,gerbang NOR ,gerbang eksklusif OR ,gerbang eksklusif NOR .
Gambar 2.1 Jenis-jenis gerbang logika dasar Gerbang-gerbang logika tersebut disusun dengan menggunakan dioda dan resistor (Diode Logic), dengan menggunakan resistor dan transistor (Resistor Transistor Logic), atau dengan menggunakan kombinasi transistor (Transistor-Transistor Logic - TTL). Kelompok logika lain dinamakan berdasar konfigurasi rangkaiannya dan tersedia sebagai suatu IC (Integrated Circuit). Contohnya P-MOS (PositiveMetal Oxide Semiconductor), CMOS (Complementary Metal Oxide Semiconductor), ECL (Emitter-Coupled Logic), I2L (Integrated Injection Logic). Yang paling populer adalah keluarga TTL yang dikenal dengan seri 74/54 yang masih terbagi lagi dalam kelompokkelompok: standar (74/54), High-speed TTL (74H/54H), Low-power TTL (74L/54 L), Schottky TTL (74S/54S), Low-power Schottky TTL (74LS/54LS). Selain itu juga cukup banyak dipakai keluarga CMOS yang ditandai dengan HC, HCT, AC atau ACT. Umumnya TTL dipilih karena mempertimbangkan kecepatannya, sedang CMOS disukai karena pemakaian dayanya yang relatif rendah. Jika dilihat dari literatur pabrik,
10
akan ditemukan bahwa gerbang NAND merupakan gerbang yang paling banyak tersedia dan digunakan. Karena itu gerbang NAND sering juga digunakan untuk membangun gerbang-gerbang lain, sehingga disebut gerbang universal. Pada percobaan ini akan dikenalkan gerbang-gerbang logika dasar dengan memanfaatkan gerbang NAND sebagai gerbang universal. Gerbang NOR sebagaimana gerbang NAND juga merupakan gerbang universal. Semua rangkaian logika bagaimanapun kompleksnya dapat dibangun hanya dengan gerbang NAND atau hanya gerbang NOR saja. 1. Gerbang AND
Gambar 2.2 Gerbang AND 2 input Mengimplementasikan fungsi AND.Kedua inputnya harus harus memiliki logika 1 agar outputnya berlogika 1. Dan jika salah satu input berlogika 0, maka outputnya akan berlogika 0. Gerbang AND mempunyai dua atau lebih dari dua sinyal masukan tetapi hanya satu sinyal keluaran. Dalam gerbang AND, untuk menghasilkan sinyal keluaran tinggi maka semua masukan harus bernilai tinggi.
2. Gerbang OR
Gambar 2.3 Gerbang OR 2 input
11
Gerbang OR merupakan penjumlahan kebalikan dari gerbang AND. Output gerbang OR berlogika 1jika satu atau lebih dari inputnya berlogika satu. Gerbang OR akan memberikan sinyal keluaran tinggi jika salah satu atau semua sinyal masukan bernilai tinggi, sehingga dapat dikatakan bahwa gerbang OR hanya memiliki sinyal keluaran rendah jika sinyal masukan bernilai rendah.
3. Gerbang NOT atau Inverter
Gambar 2.4 Gerbang NOT Inverter sedikit berbeda dengan gerbang AND dan OR dimana selalu memiliki satu input yang menghasilkan satu output. Apapun kondisi logika yang diberikan ke input, kebalikan kondisi logika yang akan keluar di output fungsi NOT, sering dibutuhkan dalam banyak aplikasi dan sangat berguna. Sebagai contoh praktis seperti berikut: jika pintu tidak dikunci = anda dapat masuk Fungsi NOT dinotasikan dengan garis horisontal diatas nilai yang akan diinverter, seperti pada gambar disamping kiri
4. Gerbang NAND
Gambar 2.5 Gerbang NAND
12
Gerbang NAND mengimplementasikan fungsi NAND, dimana merupakan kebalikan dari fungsi AND. Kedua inputnya berlogika 1 agar outputnya berlogika 0. Jika salah satu saja inputnya berlogika 0, outputnya berlogika 1.
5. Gerbang NOR
Gambar 2.6 Gerbang NOR Gerbang NOR adalah gerbang OR dimana outputnya dibalik Gerbang NOR memaksa outputnya berlogika 0 jika salah satu inputnya berlogika 1 .
6. Gerbang XOR
Gambar 2.7 Gerbang XOR Exclusive-OR, fungsi XOR sangat menarik dan variasi berguna dari fungsi OR. Gerbang XOR menghasilkan output berlogika 1jika kedua inputnya berbeda. Jika inputnya sama maka outputnya berlogika 0.
13
2.4 ALJABAR BOOLEAN

Aljabar Boolean merupakan aturan-aturan dasar hubungan antara variabel-variabel boolean dengan bagian dari matematika yang telah banyak dipergunakan dalam rangkaian digital dan komputer.Aturan ini digunakan untuk memanipulasi dan menyederhanakan suatu rangkaian logika kedalam bentuk bervariasi. Adapun setiap keluaran dari suatu atau kombinasi beberapa buah gerbang dapat digunakan dalam suatu rangkaian logika yang disebut ungkapan Boole. Dibawah ini adalah bentuk-bentuk dari aljabar boolean: Boolean postulates P1: X= 0 atau X=1 P2: 0 . 0 = 0 P3: 1 + 1 = 1 P4: 0 + 0 = 0 P5: 1 .1 = 1 P6: 1 . 0 = 0 . 1 = 0 P7: 1 + 0 = 0 + 1 = 1 Theorema Aljabar Boolean T1 : Commutative Law a. A + B = B + A b. A . B = B . A T2 : Associative Law a. (A + B) + C = A + (B + C) b. (A . B ) . C = A . (B . C) T3 : Distributive Law a. A . (B + C) = A . B + A . C b. A + (B . C) = (A + B) . (A + C) T4 : Identity Law a. A + A = A b. A. A = A T5 : Negation Law 1. ( A ) = A 2. ( A ) = A T6 : Redundant Law a. A + A . B = A b. A . (A + B) =A
14
T7 :
0+A=A 1.A=A 1+A=1 0.A=0 T8 : A + A = 1 A . A = 0 T9 : A + A . B = A + B A . ( A + B ) = A . B T10 : De Morgans Theorem
B)= A . B b. ( A.B ) = A + B
Aljabar Boolean mempunyai notasi sebagai berikut :
1. Fungsi NOT dinyatakan dengan notasi garis (overline) pada masukannya, sehingga gerbang NOT dengan masukan A dapat ditulis :
a. ( A +
2.
Fungsi OR dinyatakan dengan simbol plus (+), sehingga gerbang OR dengan masukan A dan B dapat ditulis :
3.
Fungsi AND dinyatakan dengan notasi titik (. ; dot), sehingga gerbang AND dinyatakan dengan : Misalkan diketahui suatu persamaan : Dari persamaan di atas dapat digambarkan bagaimana rangkaian yang digunakan agar sesuai dengan persamaan diatas.
15
Gambar 2.8 Rangkaian logika OR Untuk persamaan : Y = Jadi :
A .B + A. B + B .C
Gambar 2.9 Rangkaian lengkap Untuk persamaanya : Y = A . B + A . B + B .C Ekspresi Boolean merupakan suatu cara yang baik untuk menggambarkan bagaimana suatu rangkaian logika beroperasi. Tabel kebenaran merupakan metode lain yang tepat untuk menggambarkan bagaimana suatui rangkaian logika bekerja. Dari suatu tabel kebenaran dapat diubah ke dalam ekspresi Boolean dapat dibuat tabel kebenaranya.
16
2.5 TRANSISTOR-TRANSISTOR LOGIC

Selama ini hanya dikenal symbol-symbol suatu gerbang logika. Didalam kenyataan suatu gerbang-gerbang logika ini dikemas dalam suatu IC (integrated circuits). Setiap IC TTL ini mempunyai seri-seri tersendiri yang sudah ditetapkan oleh pabrik. Untuk lebih jelasnya berikut ini adalah salah satu IC TTL seri 74 yaitu SN74LS00.
Gambar 2.10 IC SN74LS00 Seri 74LS (low power dengan Scottky-clamp diodes), untuk seri yang sama seperti seri 74L (low power) seri 74H (high power) dan seri 74S (fast speed).Penggunaan scottky diodes dengan rangkaian transistor paling banyak memberikan transistor switching tercepat karena waktu propagasinya terpendek,sedangkan 74H memboroskan tenaga terbesar dan menangani arus output terbesar.IC TTL ini hanya akan bekerja jika pin-pin power IC tersebut (GND untuk arusminus dan Vcc untuk arus plus) dihubungkan dengan sumber tegangan.
2.6 Penyederhanaan fungsi Logika dengan K-MAP

Salah satu metode penyederhanaan fungsi logika untuk maksimal 4 variabel dapat dilakukan dengan metode K-Map (Karnaugh Map). Sebab jika lebih dari 4 variabel kita menggunakan metode Quine Mc
17
Cluskey. Adapun contoh penyederhanaan fungsi logika dengan menggunakan K-Map adalah sebagai berikut: Contoh 2.1: Sederhanakan fungsi logika dengan 3 variabel dibawah ini : F = A B + A BC+ B C + B Karena bentuk dari fungsi diatasadalah SOP maka pada matrik K-Map diletakkan angka 1. Sehingga K-MAP tersebut akan tampak seperti gambar 2.10:
Gambar 2.11 K-Map 3 variabel Sehingga dari K-Map tersebut didapat penyederhanaan fungsi sebagai berikut : F=A+B Contoh 2.2: Sederhanakan fungsi logika dengan 4 variabel berikut ini : F = ABC + B D + Maka K-Map akan sebagai berikut :
ABC D + AC D + C D
Gambar 2.12 K-Map 4 variabel
18
Sehingga dari K-Map tersebut didapat penyederhanaan fungsi sebagi berikut : F=
C D + C D + B D + ABC
Contoh 2.3: Sederhanakan fungsi logika dengan 3 variabel berikut ini : F = ( A + B + C) . ( A + C ) . ( B + C ) Karena bentuk fungsi diatas adalah POS, maka kita tempatkan pada KMap. Sehingga K-Map akan tampak seperti gambar 2.12 :
Gambar 2.13 K-Map untuk POS 3 variabel Dimana hasil penyederhanaan K-Map adalah : F=( A + B).( B +
C).( A + C)
2.6.1 Penyelesaian Logika dari Tabel Kebenaran dengan SOP dan POS dengan Menggunakan Metode Implementasi Rancangan Rangkaian Logika.
Jika diberikan suatu tabel kebenaran dari suatu kasus maka kita bisa menggunakan metode SOP atau POS untuk merancang suatu rangkaian kombinasionalnya.Seperti yang telah dijelaskan diatas. Untuk menentukan suatu rancangan biasanya dikehendaki suatu rancangan yang paling efisien. Dengan adanya tabel kebenaran dapat ditentukan mana diantara metode yang paling efisien untuk diimplementasikan.
19
Untuk menentukan metode mana yang paling efisien, lihat bagian output pada tabel kebenaran tersebut. Jika jumlah output yang mempunyai nilai 1 lebih sedikit dari jumlah output yang mempunyai nilai 0, maka bisa ditentukan bahwa metode SOP yang lebih efisien. Jika jumlah output yang mempunyai nilai 0 lebih sedikit dari jumlah output yang mempunyai nilai 1,maka bisa ditentukan metode POS yang lebih efisien.Dibawah ini adalah contoh rangkaian kombinasional untuk mengimplementasikan tabel kebenaran : Tabel 2.8 Tabel kebenaran metode SOP A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 OUTPUT 0 0 1 0 1 1 1 1
Karena output dengan nilai 0 lebih sedikit maka digunakan metode POS. Sehingga K-Map akan berbentuk: Tabel 2.9 Tabel kebenaran metode POS
Fungsi logika dari hasil K-Map tersebut adalah : F=(A+B).(A+
C )
20
Dari fungsi logika tersebut kita dapat merancang rangkaian kombinasionalnya dari gerbang NOR saja dengan cara memberi double bar kemudian bar terbawah dioperasikan sehingga :
Adapun rangkaian kombinasionalnya :
Gambar 2.14 Rangkaian Kombinasionalnya Untuk persamaan : F (A+B).(A+ C ) Tapi terkadang suatu hasil dari tabel disajikan dalam bentuk fungsi. Dan akan dikenalkan symbol
melambangkan operasi SOP sehingga
yang ditampilkan adalah output yang mempunyai nilai 1 dan symbol melambangkan operasi POS sehingga yang ditampilkan adalah output yang mempunyai nilai 0. Contoh : Y ( A , B , C ) =
(2,3,5)
Adalah SOP yang mempunyai persamaan : Y = Y ( A , B , C ) =
A B C + A BC+A B C
( 2 , 3 , 6 ) adalah POS yang mempunyai
persamaan : Y = ( A + B +
C ).( A + B + C ).( A + B + C)
21
2.7 Aplikasi Rangkaian Kombinasional

2.7.1 HALF ADDER Half adder adalah suatu operasi penjumlahan dua bit biner tanpa menyertakan carry-in nya. Half adder ini dapat dibuat tabel kebenarannya sebagai berikut : Tabel 2.9 Tabel kebenaran Half Adder A 0 0 1 1 B 0 1 0 1 SUM 0 1 1 0 tersebut CARRY OUT 0 0 0 1 dapat dirancang rangkaian
Dari tabel kebenaran kombinasionalnya menjadi:
Gambar 2.15 Rangkaian Half Adder Jika kita buat diagram menurut rangkaian kombinasional diatas half adder tersebut menjadi:
2.7.2 FULL ADDER

Adalah operasi penjumlahan dua bit biner dengan menyertakan carry-in nya. Tabel kebenaran untuk full adder adalah sebagai berikut :
22
Tabel 2.10 Tabel kebenaran Full Adder A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 CARRY IN 0 1 0 1 0 1 0 1 SUM 0 1 1 0 1 0 0 1 CARRY OUT 0 0 0 1 0 1 1 1
Dengan K-Map kita bisa merancang rangkaian full adernya sebagai berikut : Tabel 2.11 Tabel K-Map Full Adder
C = Carry in Sum = A B C + A B C + ABC + A B C Carry out = AB + AC + BC
23
Rangkaian kombinasionalnya :
SUM A B C
Carry Out
Gambar 2.16 Rangkaian Full Adder Atau dapat juga rangkaian full adder tersebut dibuat dari 2 buah rangkaian half adder. Sehingga bentuknya menjadi seperti berikut :
Gambar 2.17 Rangkaian Full Adder dari 2 Half Adder
24
Rangkaian tersebut dapat dibuat diagram logikanya menjadi :
Gambar 2.18 Blok Diagram Full Adder
2.7.3 MULTIPLEXER
Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu output. Dengan menggunakan selektor, dapat dipilih salah satu inputnya untuk dijadikan output. Sehingga dapat dikatakan bahwa multiplexer ini mempunyai n input, m selector , dan 1 output. Biasanya jumlah inputnya adalah 2m selectornya. Adapun macam dari multiplexer ini adalah sebagai berikut: Multiplexer 4 x 1 atau 4 to 1 multiplexer Multiplexer 8 x 1 atau 8 to 1 multiplexer Multiplexer 16 x 1 atau 16 to 1 multiplexer Dibawah ini adalah symbol dari multiplexer 4 x 1 yang juga disebut sebagai data selektor karena bit output tergantung pada input data yang dipilih oleh selektor. Input data biasanya diberi label D0 s/d Dn. Pada multiplexer ini hanya ada satu input yang ditransmisikan sebagi output tergantung dari kombinasi nilai selectornya. Misalkan selectornya adalah S1 dan S0 maka jika nilai : S1 S0 = 00 Maka outputnya (diberi label Y) adalah : Y = D0 Jika D0 bernilai 0 maka Y akan bernilai 0, jika D0 bernilai 1 maka Y akan bernilai 1.
25
Gambar 2.19 Symbol multiplexer Adapun rangkaian multiplexer 4 x 1 dengan menggunakan strobe atau enable yaitu suatu jalur bit yang bertugas mengaktifkan atau menonaktifkan multiplexer, dapat kita lihat pada gambar 2.7.2 dibawah ini:
Gambar 2.20 Rangkaian Multiplexer 4 X 1
26
Suatu desain dari rangkaian logic biasanya dimulai dengan membuat tabel kebenaran. Seperti telah diketahui bahwa ada 2 macam metodeyang diterapkan pada tabel kebenaran, yaitu metode sum of product (SOP) dan metode product of sum (POS). Nah pada bagian ini dikenalkan dengan metode yang ketiga yaitu multiplexer solution. Pada kenyataannya, dapat dirancang suatu multiplexer 8x1 dari multiplexer 4x1 atau multiplexer 16x1 dari multiplexer 8x1 dan seterusnya. Jika dianggap selector sebagai n, maka dapat dibuat multiplexer 2n x1 dari multiplexer 2n-1x1. Dengan kata lain akan difungsikan multiplexer 2n-1x1 sebagai multiplexer 2nx1. Diberikan suatu kasus sebagai suatu fungsi F : F(A, B, C ) =
(1, 3, 5, 6)
Dimana parameter fungsi tersebut A, B, C adalah merupakan selector dari multiplexer dan sisi sebelah kanan fungsi adalah output yang diinginkan dari multiplexer. Tanda
beserta parameter
berikutnya adalah merupakan bentuk SOP (sum of product), dimana hal ini menandakan hanya minterm yang mempunyai nilai 1 saja yang diikutkan sebagai parameter. Tabel kebenaran dari fungsi diatas adalah sebagai berikut: Tabel 2.11 Tabel kebenaran SOP
27
Gambar 2.21 K-Map untuk aplikasi multiplexer
Gambar 2.22 Rangkaian multiplexer Untuk aplikasi F =
( 1, 2 , 5 , 6 )
2.7.4 DEMULTIPLEXER
Demultiplexer berarti satu ke banyak. Sebuah demultiplexer adalah suatu rangkaian logicyang mempunyai satu input dan mempunyai banyak output. Dengan menggunakan control signal, kita dapat mengarahkan input signal ksalah satu outputnya. Gambar 2.22 mengilustrasikan ide dasar dari demultiplexeryang mempunyai 1 input signal, m control signal, dan n output signal.
28
Gambar 2.23 Simbol Demultiplexer
2.7.5
1 TO DEMULTIPLEXER
Gambar 2.23 menunjukkan 1 to 16 demultiplexer. Input diberi label D. Bit data D ditransmisikan ke output tergantung pada nilai input control ABCD. Jika ABCD bernilai 0000, maka gerbang AND teratas enable/aktif dan gerbang AND lainnyaakan disable/ tidak aktif. Oleh karena itu bit data D hanya ditransmisikan ke output Y0, sehingga Y0=D. Jika D bernilai 0, maka Y0 bernilai 0. Jika D bernilai 1, maka Y0 bernilai 1. Jika input control bernilai 1111, maka semua gerbang AND akan disable kecuali gerbang AND terbawah. Kemudian D hanya diransmisikan ke output Y15, dan Y15=D.
Gambar 2.24 Rangkaian 1 to 16 demultiplexer
29
2.7.6
Decoder
Jika diperhatikan decoder ini sebenarnya mirip dengan demultiplexer, denngan satu pengecualian yaitu pada decoder ini tidak mempunyai data input. Input hanya digunakan sebagai data control.
Gambar 2.25 Rangkaian 1 to 8 decoder Dalam hal ini adalah ABC. Seperti yang ditunjukkan pada gambar diatas, circuit logic ini disebut 1 of 8 decoder, karena hanya 1 dari 8 jalur output yang bernilai 1. Sebagai contoh, ketika ABC = 001, maka hanya output Y1 yang akan bernilai 1. Begitu juga jika ABC = 100, maka hanya output Y4 yang mempunyai output 1 dan seterusnya. Operasi pada decoder dapat dijelaskan lebih lanjut dari hubungan input-output, seperti pada tabel di bawah ini. Amatilah pada variabel output yang mana, satu sama lainnya saling eksklusif, karena hanya ada satu output yang bernilai 1 pada satu waktu. Jalur output ditunjukkan dengan minterm yang ekivalen dengan angka biner.
30
Tabel 2.12 Tabel kebenaran 1 to 8 decoder
Decoder adalah suatu rangkaian logika kombinasional yang mampu mengubah masukan kode biner n-bit ke m-saluran keluaran sedemikian rupa sehingga setiap saluran keluaran hanya satu yang aktif dari beberapa kemungkinan kombinasi masukan. Gambar 2.25 memperlihatkan diagram dari decoder dengan masukan n =2 dan keluaran m = 4 ( decoder 2 ke 4 ). Setiap n masukan dapat berisi logika 1 atau 0, ada 2n kemungkinan kombinasi dari masukan atau kode-kode. Untuk setiap kombinasi masukan ini hanya satu dari m keluaran yang akan aktif (berlogika 1), sedangkan keluaran yang lain adalah berlogika 0. Beberapa decoder didisain untuk menghasilkan keluaran low pada keadaan aktif, dimana hanya keluaran low yang dipilih akan aktif sementara keluaran yang lain adalah berlogika 1. Dari keadaan aktif keluarannya, decoder dapat dibedakan atas non inverted output dan inverted output.
31
Gambar 2.26 Dekoder 2 ke 4 Tabel 2.13 Tabel kebenaran decoder 2 ke 4
2.8 Aplikasi LanjutLogika Kombinasional 2.8.1 PLA (Programmable Logic Array)

PLA berisi beberapa buah gerbang AND dan gerbang OR dengan titik-titik hubung input / output tiap titik gerbang berupa matrik yang dapat diprogram oleh pemakai. Ada beberapa jenis komponen yang digolongkan sebagai PLA diantaranya : FPLA, PAL, dan PROM. Secara blok diagram PLA berisi dua blok gerbang yaitu blok gerbang AND dan blok gerbang OR seperti gambar dibawah ini.
32
Gambar 2.27 Blok diagram PLA
2.8.2 FPLA (Field Progamable Logic Array)

FPLA mempunyai matrik AND dan matrik OR yang masingmasing dapat diprogram seperti yang ditunjukkan pada gambar dibawah ini.
Gambar 2.28 FPLA yang mempunyai 3 input dan 4 output
33
Tanda X( silang ) pada matrik AND dan matrik OR adalah bagian yang dapat diprogram, dimana jika didalam IC PLA tanda X( silang ) adalah merupakan dioda skrin, dimana saat memprogram kita harus memutuskan dioda skring yang tidak diperlukan, sedangkan yang diperlukan dibiarkan tetap terhubung. FPLA mempunyai matrik AND dan matrik OR yang keduanya dapat diprogram sehinggga sangat fleksibel, memungkinkan perncang untuk memilih dan memprogram hanya satu bentuk perkalian yang akan digunakan untuk tiap-tiap funsi spesifik. Bentuk-bentuk perkalian ini kemudian dapat dipilih untuk dikombinasikan atau dijumlahkan dengan yang lainnya untuk membentuk persamaan logika AND-OR (sum of product term).
2.8.3 PAL (Progammable Array Logic)

PAL memiliki matrik AND yang dapat diprogram sedangkan matrik OR-nya tetap. Seperti gambar dibawah ini.
Gambar 2.29 PAL yang mempunyai 3 input dan 4 output Penghilangan matrik dioda skring pada bagian matrik OR dapat menekan biaya pembuatannya. Walaupun matrik OR tidak dapat diprogram, namun fleksibilitasnya hanya berkurang sedikit jika dibandingkan dengan FPLA.
34
2.8.4 PROM (Progammable Read Only Memory)PROM

Mengandung matrik AND yang tetap dan matrik OR yang dapat diprogram seperti gambar dibawah
. Gambar 2.30 PROM mempunyai 16 word (4 bit) Pada matrik OR terdapat 32 dioda skring yang dapat diprogram. Pada matrik AND susunan matriknya sama dengan susunan dekoder,sehinnga untuk matrik AND-nya dapat digantikan dengan dekoder 3 ke 8. Ada dua keuntungan jika meggunakan PROM dibandingkan dengan FPLA maupun PAL, yaitu : Karena sering digunakan pada beberapa aplikasi maka PROM dibuat dalam jumlah besar sehingga harganya murah. Merupakan solusi logika umum dengan kata lai menyediakan seluruh perkalian dari variabel input. Akan tetapi jumlah variabelnya terbatas karena tiap penanmbahan satu buah input akan mamerlukan gerbang AND dua kali lebih banyak.
35
Halaman ini sengaja dikosongkan
36
BAB III
PERANCANGAN SISTEM 3.1 PENDAHULUAN
Sebelum merancang suatu system yang ada dalam modul kit trainer Com3Lab sebelumnya harus mengerti dasar-dasar tentang rangkaian kombinasional dan sedikit memahami Com3Lab. Com3Lab merupakan suatu kit trainer untuk mendukung proses pembelajaran dan membantu pelatihan di bidang teknik elektrik dan elektronika Com3Lab adalah solusi yang ideal karena modul Com3Lab menggunakan animasi dan eksperimen nyata untuk menggambarkan desain-desain rangkaian Elektronika Digital 1.
3.2 Desain pembuatan petunjuk praktikum

Dalam membuat buku petunjuk praktikum dengan menggunakan kit trainer Com3Lab, sebelumnya harus diketahui terlebih dahulu cara kerja sistem Com3Lab tersebut. Setelah paham cara kerja sistem Com3Lab akan dicoba untuk menguji rangkaian yang ada dalam trainer tersebut.Untuk meminimalisir terjadinya kesalahan dalam merangkai rangkaian yang ada, kita harus memahami dengan baik teori tentang rangkaian tersebut. Dalam menguji rangkaian-rangkaian yang ada dalam kit trainer Com3Lab, akan terdapat panduan sesuai dengan program yang telah terinstal. Semua itu dapat dijalankan dengan melihat flowchart gb 3.1 .
37
Gambar 3.1 Flowchart alur percobaan
38
Gambar 3.2 Pesan jika terjadi kesalahan Pesan pada gambar 3.2 menunjukkan bahwa salah satu komponen pendukung dari hardware Com3lab belum memenuhi standar dengan kata lain tidak lengkap, hal ini mungkin terjadi dikarenakan kabel serial (RS232) belum terpasang atau port yang ada pada komputer tidak tersedia.
Gambar 3.3 Tampilan masukkan nama User Jika dalam awal pengoperasiannya Com3lab sudah mengeluarkan tampilan seperti gambar 3.3, itu berarti semua software dan hardware sudah lengkap dan siap untuk dijalankan.
39
Gambar 3.4 Course overview Tampilan diatas adalah menu pilihan untuk menuju langkah selanjutnya dan dapat kita gunakan untuk melihat bahwa di card unit tersedia percobaan apa saja, seperti pada gambar 3.5 :
Gambar 3.5 Beberapa percobaan yang tersedia
40
Dalam software Com3lab yang sudah terinstall pada komputer terdapat teori pendahuluan sebagai pengantar sebelum menguji rangkaian tersebut. Tetapi tidak menutup kemungkinan teori yang disediakan dalam program tersebut masih kurang, untuk itu dapat dincari referensi yang sejenis mengenai rangkaian tersebut dari buku yang membahas tentang rangkaian tersebut. Selagi menguji rangkaian tersebut, dapat ditulis langkah-langkah percobaan yang harus dilakukan sesuai dengan prosedur percobaan yang ada. Dalam menulis langkahlangkah percobaan harus diperhatikan dengan seksama rangkaian yang dibuat agar dapat menekan angka kesalahan sekecil mungkin . Apabila terjadi error, tulis pesan kesalahan tersebut kemudian cek lagi apa dalam merangkai ada yang terlewat atau mungkin belum tersambung. Modul kit trainer ini mampu melakukan sampai 16 praktikum. Praktikum tersebut adalah TTL-And, TTL-OR, TTL-NOT, TTL-XOR, Logic Operations, De morgans Law, TTL-NAND, Assosiative Law, Distributive Law, KV diagram, Coding, Seven segment display, Half Adder, Full Adder, Multiplexer/Demultiplexer, dan Fault simulation
41
42
BAB IV
ANALISA DAN PENGUJIAN SISTEM
Pada bab ini akan membahas tentang pengujian sistem rangkaian kombinasional yang terdapat pada elektronika digital 1. Dimana masingmasing terdiri dari beberapa rangkaian yaitu ; 1. Transistor-transistor Logic: - TTL-AND - TTL-OR - TTL-NOT - TTL-XOR 2. Logic Operations - De Morgans law - TTL-NAND - Assosiative law - Distributive law 3. K.V Diagram 4. Coding 5. Seven Segment 6. Half Adder 7. Full Adder 8. Multiplexer 9. Demultiplexer 10. Fault Simulation
4.1 Transistor-transistor Logic

Gate logika dibagi dalam dua kelas, yakni pasif dan aktif. Suatu rangkaian yang mempergunakan peralatan elektronik tanpa penguatan yang bekerja sebagai switch disebut Gate Pasif : Contoh paling umum dari jenis peralatan ini adalah diode hubungan semi konduktor. Suatu rangkaian yang mempergunakan peralatan elektronik dengan penguatan yang bekerja sebagai switch disebut Gate logika Aktif : Contoh paling umum perlengkapan jenis ini adalah Transistor hubungan semikonduktor. Karena suatu rangkaian yang mempergunakan transistor sebagai switch menghendaki tegangan hubungan yang berbeda untuk pengoperasiannya sendiri, dari sini rangkaian logika aktif yang memprgunakan transistor sebagai suatu switch diklasifikasikan sesuai
43
dengan jenis peralatan elektronik yang digunakan dalam hubungan dengan transistor. Sebagai contoh suatu gate logika aktif yang menggunakan Diode Transistor Logic (DTL), dan Transistor Transistor Logic (TTL).
4.1.1 TTL-AND
Pada percobaan ini rangkaian AND merupakan rangkaian logika yang hampir sama dengan operasi matematika yaitu perkalian. Pada rangkaian AND keluaran hanya bernilai 1 jika kedua masukannya bernilai high. Jika salah satu masukannya bernilai low maka keluarannya bernilai 0, sesuai dengan table kebenaran dibawah ini: Tabel 4.1 Tabel kebenaran TTL-AND
Gambar 4.1 Rangkaian AND
44
Dimana dari gambar 4.1a adalah switch S0 dihubungkan ke input A lalu switch S1 dihubungkan ke input B kemudian dari IC AND outputnya masuk pada led H0.
Gambar 4.2 Jawaban dari pertanyaan di dalam Com3Lab 4.1.2
TTL-OR
Pada percobaan ini rangkaian OR merupakan penjumlahan kebalikan dari gerbang AND. Jika output gerbang OR berlogika 1 apabila satu atau lebih dari inputnya berlogika 1. Sehingga gerbang OR akan memberikan sinyal keluaran tinggi dan dapat dikatakan bahwa gerbang OR hanya memiliki sinyal keluaran rendah jika sinyal masukan bernilai rendah. Dibawah ini adalah gambar rangkaian yang tersaji dalam Com3Lab:
45
Gambar 4.3 Rangkaian OR Dimana dari gambar 4.1.2a adalah switch S0 dihubungkan ke input A lalu switch S1 dihubungkan ke input B kemudian dari AND. Q atau outputnya masuk pada led H0.
Gambar 4.4 Jawaban dari pertanyaan di dalam Com3Lab
46
4.1.3 TTL-NOT
Not juga disebut sebagai inverter dimana berbeda dengan gerbang AND dan OR yang selalu memiliki satu input yang menghasilkan satu output. Dalam percobaan ini apapun kondisi logika yang diberikan ke input, kebalikan kondisi logika yang akan keluar di output.
Gambar 4.5 Rangkaian NOT Dimana pada gambar 4.1.3a hanya menggunakan 1 switch saja yaitu switch S0 dan dihubungkan ke input NOT kemudian outputnya atau Q masuk led H0.
47
4.1.4 TTL-XOR
Setelah melakukan percobaan rangkaian X-OR ini dapat di analisa yaitu fungsi XOR sangat menarik dan var iatif dari fungsi pendahulunya OR. Gerbang XOR menghasilkan output berlogika 1 jika kedua inputnya berbeda namun jika inputnya sama maka outputnya berlogika 0.
Gambar 4.7 Rangkaian XOR Pada gambar 4.1.4 menggunakan dua switch S0 dan S1, S0 terhubung ke input A dari gerbang XOR sedangkan S1 terhubung ke input B kemudian output dari XOR masuk ke Led H0.
48
4.2
Logic Operations
Logic operations adalah 2 variable binary yang dapat dikombinasikan untuk mendapatkan 16 hasil berbeda, bagian ini menjelaskan tentang berbagai kombinasi dimana nantinya menghasilkan diagram sirkuit dari tiap kombinasi tersebut. Kombinasi fungsi 2 digital dibentuk dengan memberikan masing-masing dari 4 bagian masukan dan suatu keluaran menyatakan Q menggunakan 2 kemungkinan yaitu 1 dan 0 . Jumlah ke 4 keluaran tersebut menghasilkan 4 digit biner yang dapat ditafsirkan sbg nomor fungsi. Q = 0 jika fungsi ini dimasukkan tetap hasilnya 0, seperti yang terlihat pada tabel kebenaran dibawah ini: Tabel 4.2 Tabel fungsi Q = 0 A 0 0 1 1 B 0 1 0 1 Q 0 0 0 0
Ini merupakan suatu fungsi yang sederhana adapun hasilnya tidak tergantung pada masukannya. Q = A /\ B mempunyai dua atau lebih dari dua sinyal masukan tetapi hanya satu sinyal keluaran seperti tabel dibawah ini: Tabel 4.3 Tabel fungsi Q = A /\ B A 0 0 1 1 B 0 1 0 1 Q 0 0 0 1
Untuk menghasilkan sinyal keluaran tinggi maka semua sinyal masukan harus bernilai tinggi.
49
4.2.1 De morgans law

Setelah melakukan percobaan ini De morgans digunakan untuk mempermudah perhitungan pada NAND dan OR. Dimana pada hukumnya yang pertama adalah rangkaian NAND yang diubah menjadi rangkaian or dengan kedua masukannya diinverterkan. Hal ini tidak menyebabkan perubahan pada hasil keluaran dari rangkaian NAND. Begitu juga pada hukumnya yang kedua dimana dia mengubah rangkaian NOR menjadi rangkaian and dengan kedua masukannya diinverterkan dengan tidak mengubah hasil keluaran dari rangkaian NOR tersebut.
Gambar 4.9 Rangkaian De morgan law Tabel 4.4 Tabel fungsi Q=
A + B dan Q= A.B
50
4.2.2 TTL-NAND
Pada percobaan ini rangkaian NAND merupakan rangkaian logika and dengan hasil keluaran yang diinverterkan. Pada rangkaian NAND keluaran hanya bernilai 1 jika kedua masukannya bernilai low. Jika salah satu masukanya bernilai high maka keluarannya bernilai 0.
Gambar 4.10 Rangkaian NAND Tabel 4.5 Tabel Kebenaran Q = A + B
4.2.3 Assosiative Law

Assosiate law terdiri dari dua rangkaian berbeda yaitu conjunction dan disjunction. Pada rangkaian conjunction terdapat tiga masukan dimana jika kita ingin mendapatkan hasil dari rangkaian
51
conjuntion ini kita harus memproses dulu masukan kedua untuk di and kan dengan masukan ketiga, setelah hasildari operasi tersebut didapatkan baru kita dapat memproses hasil tersebut untuk di and kan dengan masukan pertama. Begitu juga pada rangkaian disjunction dimana kita harus memproses dulu masukan kedua untuk di or kan dengan masukan ketiga, setelah hasildari operasi tersebut didapatkan baru kita dapat memproses hasil tersebut untuk di or kan kembali dengan masukan pertama.
Gambar 4.11 Rangkaian Assosiative Law Tabel .4.6 Tabel kebenaran Q = ( A + B ) + C
52
4.2.4 Distributive Law

Dari percobaan ini Distributive law terdiri dari dua rangkaian berbeda yaitu conjunction dan disjunction. Pada rangkaian conjunction terdapat tiga masukan dimana jika kita ingin mendapatkan hasil dari rangkaian conjuntion ini kita harus memproses dulu masukan pertama untuk di and kan dengan masukan kedua, setelah hasildari operasi pertama tersebut didapatkan baru kita dapat memproses masukan pertama untuk di and kan dengan masukan ketiga. Setelah kedua hasil tersebut didapatkan baru kita dapat meng or kan kedua hasil tersebut. Begitu juga pada rangkaian disjunction dimana kita harus memproses dulu masukan pertama untuk di or kan dengan masukan kedua, setelah hasildari operasi pertama tersebut didapatkan baru kita dapat memproses masukan pertama untuk di or kan dengan masukan ketiga. Setelah kedua hasil tersebut didapatkan baru kita dapat meng and kan kedua hasil tersebut.
Gambar 4.12 Rangkaian Distributive
4.3 K.V Diagram

Pada praktikum ini K.V diagram atau biasa disebut karnough map digunakan untuk membuat sebuah rangkaian yang hasilnya kita inginkan misal; kita menginginkan rangkaian dengan satu keluaran dan 4 masukan , maka kita misalkan 4 masukan itu adalh ABC dan D, satu keluaran adalah Q dengan Q adalah hasil yang kita inginkan. Maka buatlah kotak 4x4 dan letakkan masukkan AB di sudut atas dan CD disudut kanan, dengan urutan 00, 01, 11, 10 angka 0 dan 1
53
sebagai perwakilan AB dan CD yang nilainya 1 jika tanpa bar (
) dan
nilai 0 jika di bar ( ) inverter, lingkari 4 kotak yang semuanya bernilai 1 dan gabungkan masukan yang sama lalu gunakan persamaan yang lain untuk menyederhanakan.
Gambar 4.13 Tampilan kv diagram pada Com3Lab
4.4 Coding
Dalam percobaan ini Coding adalah suatu rangkaian gabungan dari beberapa fungsi logika yang berfngsi untuk mendapatkan nilai biner yang absolut, yang digunakan untuk menggkodekan masukan data biner menjadi data desimal. S0, S1, S2, dan S3 adalah saklar yang jika dinyalakan akan menghidupkan salah satu led. Led ada 3 yaitu H0 bernilai 1, H1 bernilai 2, dan H3 bernilai 4, jika S0 on dan S2 off maka nilai yang dimasukkan dianggap 01 dan H0 menyala karena H0 adalah keluaran dari rangkaian OR antara S0 dan S2.
54
Gambar 4.14 Rangkaian Coding
4.5 Seven Segment

Dalam percobaan ini tampilan Seven segment digunakan untuk memvisualisasikan indikator nomor. Biasanya yang digunakan untuk menandai sebuah seven segment adalah Led. Seven segment dirangkai dari led untuk menampilkan suatu nilai dari range 1 9. BCD ke Decoder seven segment digunakan untuk mengontrol tampilan seven segment.
Gambar 4.15 Rangkaian Seven segment
55
4.6 Half Adder

Half adder adalah fungsi penjumlahan yang dirangkaian logika half adder memiliki 2 masukkan dan 2 keluaran ini berfungsi sebagai penjumlahan dan sisanya sebagai carryover dihubungkan dengan rangkaian AND dan SUM sebagai penjumlahan terhubung dengan rangkaian XOR.
Gambar 4.16 Rangkaian Half Adder Tabel 4.7 Tabel kebenaran Carryover C dan Sum S
4.7 Full Adder

Pada percobaan ini Full adder adalah sama denagn half adder tetapi dengan 3 masukkan dan 2 keluaran yaitu C1 dan S, sama seperti half adder C1 dan S berguna sebagai sisa dan penjumlahannya. Rangkaian ful adder menggunakan 2 rangkaian half adder dan 1 rangkaian OR, sehingga seakan-akan rangkaian di C, untuk penjumlahan sesaaat seluruh masukan pertama ( A ) bernilai 0 berupa rangkaian AND tetapi jika masukan pertama (A) bernilai 1 maka C, dirangkai seperti OR, sama dengan rangkaian di S, jika masukan pertama (A)
56
bernilai 0 maka rangkaiannya seakan-akan dibuat seperti XOR tetapi jika bernilai 1 , maka rangkaiannya seperti XOR yang diinverterkan. Tabel 4.8 Tabel kebenaran Carryover C1 dan Sum S
Gambar 4.17 Rangkaian Full Adder
4.8 Multiplexer
Di percobaan ini adalah perbandingan dengan teori yaitu apakah Multiplexer suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu output. Dengan menggunakan selektor, kita dapat memilih salah satu inputnya untuk dijadikan output. Sehingga dapat dikatakan bahwa multiplexer ini mempunyai n input, m selector , dan 1 output. Biasanya jumlah inputnya adalah 2m selectornya
57
Gambar 4.18 Rangkaian Multiplexer
4.9 Demultiplexer
Demultiplexer adalah suatu rangkaian logic yang mempunyai satu input dan mempunyai banyak output. Di percobaan ini multiplexer digunakan untuk membuat beberapa masukan sinyal yang berbeda menjadi satu sinyal keluaran dan berguna sebagai stepping switches, parallel-serial konvertor data dan untuk menerapkan fungsi logika khusus dan menyimpan data penting pada printed board.
Gambar 4.19 Rangkaian Demultiplexer
58
5.1 Analisa pada lembar Supervisor

Dengan Com3Lab Supervisor, maka Pengajar dapat memonitoring hasil proses belajar para mahasiswanya. Com3Lab Supervisor dapat merinci mengenai informasi untuk masing-masing pemakai yang diwakili dalam bagan balok 3D. Informasi lain yang bisa didapatkan adalah mengenai proses time dan banyaknya proses yang telah dilakukan. Proses time menunjukkan lamanya waktu yang dibutuhkan oleh mahasiswa dalam menyelesaikan suatu percobaan dan progres menunjukkan banyaknya percobaan yang telah dilakukan oleh mahasiswa. Untuk mendapatkan data dalam memenuhi target bab IV ini lima orang mahasiswa menjadi sample tentunya mempunyai kemampuan, type dan pemahaman yang berbeda.
Gambar 4.20 Lembar Supervisor
59
Dari kelima mahasiswa tersebut didapatkan sampel sebagai berikut : 1. Mahasiswa pertama mengerjakan satu percobaan dengan waktu yang singkat. 2. Mahasiswa kedua mengerjakan percobaan sama seperti yang 1, tetapi waktunya lebuh lama. 3. Mahasiswa ketiga mengerjakan percoban secara acak (tidak sesuai dengan panduan Com3lab). 4. Mahasiswa keempat mengerjakan percobaan secara terstruktur sesuai panduan yang ada dalam Com3lab. 5. mahasiswa kelima mengerjakan percobaan secara acak sampai semua percobaan selesai.
5.1.1 Mahasiswa pertama (nama = arka)

Untuk mahasiswa pertama melakukan percobaan mengenai rangkaian flip-flop. Rangkaian yang dijuji adalah rangkaian RS flip-flop dengan menggunakan clock dan rangkaian RS flip-flop tanpa menggunakan clock. Mahasiswa tersebut dapat menyelesaikan percobaan yang diberikan dalam jangka waktu 3 menit 31 detik.
Gambar 4.21 Tampilan grafik Com3Lab Supervisor
60
5.1.2 Mahasiswa kedua (nama = bayu)

Mahasiswa melakukan percobaan yang sama seperti yang dilakukan oleh mahasiswa pertama, namun waktu yang digunakan lebih lama dengan waktu 8 menit 2 detik.
Gambar 4.22 Tampilan grafik Com3Lab Supervisor Dengan membandingkan lama waktu pengerajaan pada mahasiswa pertama dengan mahasiswa kedua, hasil progress yang ditunjukkan pada gambar grafik sama. Lamanya waktu tidak berhubungan dengan progress yang dilakukan. Dapat diambil suatu kesimpulan bahwa mahasiswa pertama lebih cepat memahami penerapan materi dalam percobaan dibandingkan dengan mahasiswa kedua. Tipe pengerjaan dari mahasiswa pertama adalah tergesa-gesa, untuk mahasiswa kedua cenderung lebih teliti, berhati-hati dalam melakukan percobaan.
61
5.1.3 Mahasiswa ketiga (nama = linda) Mahasiswa ketiga melakukan percobaan tidak sesuai dengan urutan yang ada pada software. Hasil pengerjaan yang telah dilakukan dapat dilihat dalam gambar 4.22.
Gambar 4.23 Tampilan grafik Com3Lab Supervisor Dari tampilan grafik dapat diambil suatu kesimpulan bahwa mahasiswa tersebut tidak sistematis dalam mengerjakan praktikum yang ada.
62
5.1.4 Mahasiswa keempat (nama = hendra) Mahasiswa keempat melakukan percobaan secara berurutan sampai selesai.
63
5.1.5 Mahasiswa kelima (nama = fendy) Mahasiswa kelima melakukan percobaan sampai selesai tapi proses pengerjaannya tidak berurutan sesuai dengan langkah percobaan yang ditunjukkan pada software.
5.2 Analisa - Mahasiswa pertama dan kedua mempunyai kemampuan yang

sama dalam penguasaan materi yang ada dalam percobaan tersebut namun keduanya mempunyai perbedaan ketika merangkai suatu percobaan yang ada dalam modul Com3lab, mahasiswa pertama pemahamannya lebih cepat tetapi terkesan terburu-buru sedangkan mahasiswa kedua memang terkesan lambat itu karena mahasiswa ni tipenya lebih hati-hati dan teliti. - Mahasiswa yang ketiga dalam hal teori memang lebih menguasai menurut mahasiswa ini kurang menarik jika harus mengikuti percobaan secara sistematis, hal ini sangat mungkin
64
trejadi dikarenakan mahasiswa sudah menguasai benar teoriteori yang disediakan Com3lab. - Mahasiswa yang keempat dan kelima mempunyai persamaan dalam hal kemampuan pemahaman suatu materi dengan waktu yang singkat tetapi cara mereka untuk memahaminya berbeda mahasiswa yang keempat lebih cenderung melakukan percobaan terstruktur karena menurutnya hal itu akan mempengaruhi lama dan singkatnya proccess time. Sedangkan mahasiswa yang kelima memiliki metode sendiri yang tentunya tidak sama dengan metode yang terstruktur dalam Com3lab ini dikarenakan mahasiswa ini lebih memilih progress daripada mengejar process time. Dari serangkaian sampel yang telah dilakukan bahwa antara pengerjaan dengan cara berurutan maupun tidak hasil akhir yang ditampilkan dalam grafik adalah sama. Dengan mengerjakan percobaan secara sistematis sesuai dengan langkah percobaan yang ada pada software membuat proses pembelajaran lebih cepat. Sedangkan bila melakukan percobaan tidak sesuai dengan langkah percobaan yang ada dalam software memerlukan waktu lebih lama. Mahasiswa yang melakukan percobaan secara sistematis memerlukan waktu selama 44 menit 39 detik dalam menyelesaikan percobaan yang ada. Untuk mahasiswa yang tidak melakukan percobaan secara sistematis memerlukan waktu yang lebih lama yaitu selama 1 jam 3 menit 38 detik
65
66
BAB V
PENUTUP
5.1 KESIMPULAN Dari pengujian sistem dan analisa yang telah dilakukan dapat disimpulkan sebagai berikut : 1. Rangkaian kombinasional adalah rangkaian yang terbangun atas komponen elektronika pasif dan aktif yang dapat melakukan operasi logika NOT, OR, AND, dari ketiga gerbang tersebut dapat dibentuk gabungan fungsi gerbang dasar NOR, NAND, EX-OR, EX-NOR. Untuk membuat suatu fungsi tertentu biasanya melibatkan lebih dari satu gerbang. 2. Cara kerja rangkaian kombinasional ada dua yang biasa disebut gate pasif dan gate aktif. Gate pasif adalah suatu rangkaian yang mempergunakan peralatan elektronik tanpa penguatan yang bekerja sebagai switch. Gate aktif adalah suatu rangkaian yang mempergunakan peralatan elektronik dengan penguatan yang bekerja sebagai switch 3. Dari pengujian sampel bab IV pada lembar Supervisor mahasiswa dikatakan Lulus dalam uji praktikum elektronika digital 1 jika bisa menyelesaikan seluruh percobaan yang tersedia dalam Com3lab dan mencapai minimal 55% dari 100% progress dalam waktu (Process time) tidak lebih dari 45 menit. 5.2 SARAN Mengingat masih banyaknya hal-hal yang belum dapat dicapai dalam Tugas Akhir ini sesuai dengan hasil yang diharapkan, maka ada beberapa saran sebagai pertimbangan untuk perbaikan dalam proyek akhir ini, diantaranya adalah : 1. Data yang diambil agar bisa lebih baik dan bisa dipertanggungjawabkan secara teori. 2. Dapat dibuat suatu mdoul untuk aplikasi yang lain karena pada proyek akhir ini hanya dibatasi untuk petunjuk pengoperasian tanpa melibatkan pembuatan hardware.
67
DAFTAR PUSTAKA
1. Jun Kyokane Takehiko Hara(Jica Expert),Mauridhi Hery P.Sulistyo Mahargyo, Petunjuk Praktikum Elektronika Digital 1,Politeknik elektronika negeri surabaya. Ir. Prima Kristalina, MT., Petunjuk Praktikum Elektronika Digital 1, PENS-ITS, Surabaya, 2006 Proyek Akhir Rahma Wisnu Wardana, Pembuatan Petunjuk Modul Praktikum Pengaturan Otomatis dengan Menggunakan Kit Trainer Leybold Com3Lab, Jurusan Teknik Telekomunikasi, PENS-ITS, Surabaya, 2006 Proyek Akhir Nur Hayin, Pembuatan Petunjuk Praktikum Teknik Modulasi Analog Menggunakan Com3Lab, Jurusan Teknik Telekomunikasi, PENS-ITS, Surabaya,2007 Roger L. Tokheim, Elektronika Digital Edisi Kedua, Erlangga, Jakarta, 1990 http://www.leybold-didactic.de
2. 3.
4.
5. 6.
68

Pembuatan Petunjuk Modul Praktikum Elektronika Digital 1

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Pembuatan Petunjuk Modul Praktikum Elektronika Digital 1

Uploaded by

Copyright:

Available Formats

Pembuatan Petunjuk Modul Praktikum Elektronika Digital 1 Dengan Menggunakan Kit Trainer Leybold Com3Lab

2. Ir. Prima Kristalina, MT NIP. 131.916.852

Mengetahui : Ketua Jurusan Telekomunikasi

Drs. Miftahul Huda, MT NIP. 132.055.257

Kata kunci : Com3Lab, Master Unit, Rangkaian kombinasi..

Surabaya, Juli 2007

Bab V PENUTUP 5.1 Kesimpulan 5.2 Saran Daftar Pustaka

............................. ............................. ............................. .............................

BAB I PENDAHULUAN 1.1 LATAR BELAKANG

1.2 PERUMUSAN MASALAH

1.3 BATASAN MASALAH

1.4 TUJUAN DAN MANFAAT

1.4.1 Tujuan Umum

1.4.2 Tujuan Khusus

1.6 SISTEMATIKA PEMBAHASAN

2.3 OPERASI-OPERASI LOGIKA DASAR

2.3.1 Operasi INVERS

2.3.2 Operasi AND

Tabel 2.3 Tabel opersai OR A 0 0 1 1 Ekspresi OR: Y = A + B B 0 1 0 1 Y 0 1 1 1

2.3.4 Operasi NAND

2.3.5 Operasi NOR

Tabel 2.5 Tabel operasi NOR A 0 0 1 1 Expresi NOR : Y = B 0 1 0 1 Y 1 0 0 0

2.3.6 Operasi XOR

2.3 GERBANG-GERBANG LOGIKA (LOGIC GATES)

Gambar 2.3 Gerbang OR 2 input

3. Gerbang NOT atau Inverter

Gambar 2.5 Gerbang NAND

2.4 ALJABAR BOOLEAN

0+A=A 1.A=A 1+A=1 0.A=0 T8 : A + A = 1 A . A = 0 T9 : A + A . B = A + B A . ( A + B ) = A . B T10 : De Morgans Theorem

Gambar 2.8 Rangkaian logika OR Untuk persamaan : Y = Jadi :

2.5 TRANSISTOR-TRANSISTOR LOGIC

2.6 Penyederhanaan fungsi Logika dengan K-MAP

Gambar 2.12 K-Map 4 variabel

Sehingga dari K-Map tersebut didapat penyederhanaan fungsi sebagi berikut : F=

Fungsi logika dari hasil K-Map tersebut adalah : F=(A+B).(A+

Adapun rangkaian kombinasionalnya :

melambangkan operasi SOP sehingga

Adalah SOP yang mempunyai persamaan : Y = Y ( A , B , C ) =

( 2 , 3 , 6 ) adalah POS yang mempunyai

2.7 Aplikasi Rangkaian Kombinasional

Dari tabel kebenaran kombinasionalnya menjadi:

2.7.2 FULL ADDER

C = Carry in Sum = A B C + A B C + ABC + A B C Carry out = AB + AC + BC

Gambar 2.17 Rangkaian Full Adder dari 2 Half Adder

Rangkaian tersebut dapat dibuat diagram logikanya menjadi :

Gambar 2.18 Blok Diagram Full Adder

Gambar 2.20 Rangkaian Multiplexer 4 X 1

Gambar 2.21 K-Map untuk aplikasi multiplexer

Gambar 2.22 Rangkaian multiplexer Untuk aplikasi F =

Gambar 2.23 Simbol Demultiplexer

Gambar 2.24 Rangkaian 1 to 16 demultiplexer

Tabel 2.12 Tabel kebenaran 1 to 8 decoder

Gambar 2.26 Dekoder 2 ke 4 Tabel 2.13 Tabel kebenaran decoder 2 ke 4

2.8 Aplikasi LanjutLogika Kombinasional 2.8.1 PLA (Programmable Logic Array)

Gambar 2.27 Blok diagram PLA

2.8.2 FPLA (Field Progamable Logic Array)

Gambar 2.28 FPLA yang mempunyai 3 input dan 4 output

2.8.3 PAL (Progammable Array Logic)

2.8.4 PROM (Progammable Read Only Memory)PROM

Halaman ini sengaja dikosongkan

3.2 Desain pembuatan petunjuk praktikum

Gambar 3.1 Flowchart alur percobaan

Gambar 3.5 Beberapa percobaan yang tersedia